PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-215282

(43) Date of publication of application: 11.08.1998

(51)Int.CI.

H04L 12/56 G06F 13/00

H04L 12/46 H04L 12/28

(21)Application number: 09-

(71)Applicant: COMPAQ

361276

COMPUTER

CORP

(22)Date of filing:

26.12.1997 (72)Inventor: MAYER DALE J

RICHTER

ROGER WITKOWSKI MICHAEL L KOTZUR GARY

В

HARESKI PATRICIA E WALKER WILLIAM J

(30)Priority

Priority

96 774557

Priority

30.12.1996

Priority

US

number:


date:

country:

(54) NETWORK SWITCH WITH COMMON MEMORY SYSTEM

(57)Abstract:

PROBLEM TO BE SOLVED: To provide the network switch that attains communication among network devices. SOLUTION: Upon the receipt of data from a network device 106, the network switch 102 stores device identification information to identify the network device, a port number, control information and packet data. The switch



http://www1.ipdl.jpo.go.j.../wAAAa15345DA410215282P1.ht

01/08/06

includes a switch manager that controls a data flow between a port and a central memory. Each identification entry is arranged in a central memory of a hash address obtained by hashing a definite network address. A hash logic of the switch manager receives each network address to decide the hash address used to access the identification entry and hashes it. The memory is configured to take a chain structure to access an entry quickly.

LEGAL STATUS

\$9

[Date of request for examination] [Date of sending the examiner's decision of rejection] [Kind of final disposal of application other than the examiner's decision of rejection or application converted registration] [Date of final disposal for application [Patent number] [Date of registration] [Number of appeal against examiner's decision of rejection] [Date of requesting appeal against examiner's decision of rejection] [Date of extinction of right]

Copyright (C): 1998,2000 Japanese Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-215282

(43)公開日 平成10年(1998)8月11日

(51) Int.Cl. ⁶		識別記号	FΙ			
H04L	12/56		H04L	11/20	102D	
G06F	13/00	353	G06F	13/00	3 5 3 C	
H04L	12/46		H04L	11/00	3 1 0 C	
	12/28		•			


		審查請求	未請求	請求項の数2	OL	(全103頁)
(21)出廢番号	特顧平9-361276	(71)出願人	5910308 コンパ:	368 ック・コンピュ	ーター	・コーポレー
(22)出顧日	平成9年(1997)12月26日		ション COMI	PAQ COM	PUT	ER COR
(31)優先権主張番号	774557		POR	ATION		
(32)優先日	1996年12月30日		アメリス	カ合衆国テキザ	ス州770	770, ヒュー
(33)優先権主張国	米国(US)		ストン, 20555	ステイト・ハ	イウェイ	1 249,
		(72)発明者	デール	・ジェイ・メイ	ヤー	
			アメリン	カ 合衆 国テキサ	ス州770	ク70, ヒュー
			ストン,	ムーアクリー	ク 118	319
		(74)代理人	弁理士	社本 一夫	G 164	名)
					1	最終頁に続く

(54) 【発明の名称】 共用メモリ・システムを有するネットワーク・スイッチ

(57)【要約】

【課題】 ネットワーク装置間の通信を可能にするネットワーク・スイッチの提供。

【解決手段】 ネットワーク・スイッチ102は、ネットワーク装置106からデータを受信すると、中央メモリに、ネットワーク装置を識別する装置識別情報とポート番号と制御情報とパケット・データとを記憶する。スイッチは更に、ポートと中央メモリ間のデータ・フローを制御するスイッチ・マネージャを含む。各識別エントリは、一義的ネットワーク・アドレスをハッシュすることにより得られるハッシュ・アドレスの中央メモリに配置される。スイッチ・マネージャのハッシュ・ロジックが、識別エントリをアクセスするため使用されるハッシュ・アドレスを決定する各ネットワーク・アドレスを受取り、ハッシュする。メモリがチェーン構造に構成されて、迅速なエントリのアクセスを可能にする。



【特許請求の範囲】

【請求項1】 複数のネットワーク装置間の通信を可能 にするネットワーク・スイッチにおいて、

データを受取り伝送する複数のネットワーク・ポートと、

前記複数のネットワーク・ポートの少なくとも1つ以上において受信された少なくとも1つのデータ・パケットを一時的に記憶する中央メモリであって、受取られたデータを一時的に記憶するパケット・セクションと、前記複数のネットワーク・ポートの1つに接続された複数のネットワーク装置の1つと対応する複数の識別エントリを記憶するネットワーク装置識別セクションとを含む中央メモリと、

前記複数のネットワーク・ポートに接続され、かつ前記 複数のネットワーク・ボート間のデータ・フローを制御 しかつ前記中央メモリを制御する前記中央メモリに接続 されるスイッチ・マネージャとを備えるネットワーク・ スイッチ。

【請求項2】 請求項1期歳のネットワーク・スイッチにおいて、前記ネットワーク装置識別セクションの前記複数の識別エントリの各々が、複数のネットワーク装置の1つを識別する一義的なネットワーク・アドレスと、前記複数のネットワーク・ポートの対応するものを識別するポート番号とを更に含むことを特徴とするネットワーク・スイッチ。

【請求項3】 請求項2記載のネットワーク・スイッチにおいて、ネットワーク装置識別セクションの前記複数の識別エントリの各々が、仮想ローカル・エリア・ネットワークに従って前記複数のネットワーク・ポートのサブセットを識別するグループ・ビット・マップ番号を含むことを特徴とするネットワーク・スイッチ。

【請求項4】 請求項2記載のネットワーク・スイッチにおいて、前記ネットワーク装置の前記複数の識別エントリはそれぞれ、前記一義的なネットワーク・アドレスをハッシュすることにより得られるハッシュ・アドレスにおいて、前記中央メモリ内に配置されることを特徴とするネットワーク・スイッチ。

【請求項5】 請求項4記載のネットワーク・スイッチ において、前記スイッチ・マネージャが更に、

前記一義的なネットワーク・アドレスを受取りそれをハッシュして前記ハッシュ・アドレスを決定し、前記ハッシュ・アドレスに対応する前記中央メモリ内の前記複数の識別エントリの1つをアクセスするハッシュ・ロジックを含むことを特徴とするネットワーク・スイッチ。

【請求項6】 請求項5記載のネットワーク・スイッチにおいて、前記ハッシュ・ロジックが、前記中央メモリからデータのコピーを検索して局所的に記憶するキャッシュ・メモリを更に含むことを特徴とするネットワーク・スイッチ。

【請求項7】 請求項4記載のネットワーク・スイッチ

において、

前記ネットワーク装置識別セクションが、一次セクションとチェーン化されたチェーン・セクションとで構成され、前記一次セクションが各ハッシュ・アドレスの第1の発生に対応する識別エントリを記憶し、前記チェーン・セクションが、異なる一義的ネットワーク・アクセスの連続する同じハッシュ・アドレスに対応する識別エントリを記憶し、

前記複数の識別エントリの各々が更に、少なくとも1つの同じハッシュ・アドレスが生じるならば、前記チェーン・セクション内の連続する識別エントリをアクセスするリンク・アクセスを含むことを特徴とするネットワーク・スイッチ。

【請求項8】 請求項1記載のネットワーク・スイッチ において、前記パケット・セクションが複数のセクタに 構成され、前記複数のセクタの各々がパケット・セクションと対応するセクタ情報セクションとを含むことを特 徴とするネットワーク・スイッチ。

【請求項9】 請求項8記載のネットワーク・スイッチ において、各セクタの前記パケット・セクションがパケット・データを記憶し、データの各パケットがパケット・データ・ブロックに記憶され、

前記複数のセクタの各々の前記セクタ情報ブロックが、 前記パケット・セクションに記憶されたデータの複数の パケット・データ・ブロックを識別するセクター・パケ ット・カウントを含むことを特徴とするネットワーク・ スイッチ。

【請求項10】 請求項8記載のネットワーク・スイッチにおいて、

前記スイッチ・マネージャが、前記複数のセクタをセクションのフリープール・チェーンへ最初に構成し、前記各セクタの前記セクタ情報ブロックが、前記フリープール・チェーンにおける次のセクタに対するリンク・アドレスを会み

前記スイッチ・マネージャが、少なくとも1つのセクタを前記フリープール・チェーンから割付け、各割付けられたセクタの前記リンク・アドレスを用いて割付けられたセクタを受信セクタ・チェーンへリンクし、前記複数のネットワーク・ポートの1つから前記受信セクター・チェーンに受取られた前記少なくとも1つのデータ・パケットを記憶することにより、記憶のための少なくとも1つのデータ・パケットを受取る前記複数のネットワーク・ポートの各々に対して、前記中央メモリ内にセクタの受信セクタ・チェーンを形成することを特徴とするネットワーク・スイッチ。

【請求項11】 請求項10記載のネットワーク・スイッチにおいて、記憶されるべき各データ・パケットに対して、前記スイッチ・マネージャが、前記受信セクタ・チェーンにおけるその時のセクタのパケット・セクションが前記各データ・パケットを記憶するに充分な大きさ

であるかを判定し、充分な大きさでなければ、前記フリープール・チェーンからそれ以降のセクタを割付け、次いで、割付けられたならば、前記各データ・パケットをその時のセクタおよびそれ以降のセクターに記憶することを特徴とするネットワーク・スイッチ。

【請求項12】 請求項10記載のネットワーク・スイッチにおいて、

前記パケット・セクションが、少なくとも1つのデータ・パケットの一部をパケット・データ・ブロックに記憶し、

前記各パケット・データ・ブロックがパケット・ブロック・ヘッダを含み、該パケット・ブロック・ヘッダが、前記パケット・データ・ブロックにおけるデータ量を識別するパケット長を含むことを特徴とするネットワーク・スイッチ。

【請求項13】 請求項12記載のネットワーク・スイッチにおいて、

前記各パケット・ブロック・ヘッダが、前記複数のネットワーク・ポートの前記1つに対する送信パケット・チェーンを形成するため、前記複数のネットワーク・ポートの1つに対してそれ以降のデータを保持する次のパケット・データ・ブロックに対する送信リンク・アドレスを含み、

前記スイッチ・マネージャが、記憶されたデータが送信 されるべき前記複数のネットワーク・ポートの各々に対 する送信パケット・チェーンを形成することを特徴とす るネットワーク・スイッチ。

【請求項14】 請求項13記載のネットワーク・スイッチにおいて、

前記複数のセクタの各々の前記セクタ情報ブロックが、 前記パケット・セクションに記憶されたデータの複数の パケット・データ・ブロックを識別するセクタ・パケット・カウントを含み、

前記スイッチ・マネージャが、送信パケット・チェーン により指定される順序で、前記中央メモリにおける前記 受信セクター・チェーンの前記セクタ内のパケット・データ・ブロックからデータ・パケットを検索し、前記検索されたデータ・パケットを対応する送信ポートへ与え、前記セクタ・パケット・カウントがセクターが空であることを示す場合、前記スイッチ・マネージャが該空のセクタ・ブロックを前記フリープール・チェーンへ置き換えることを特徴とするネットワーク・スイッチ。

【請求項15】 請求項13記載のネットワーク・スイッチにおいて、前記パケット・ブロック・ヘッダの少なくとも1つは、前記パケット・データが前記複数のネットワーク・ポートの1つ以上へ送信されるべきであるとき、ブロードキャスト・パケット・ヘッダが、前記データ・パケットが伝送されるべき前記複数のネットワーク・ポートの各々に対する複数の送信パケット・チェーンを保

持するための複数の送信リンク・アドレスを含むことを 特徴とするネットワーク・スイッチ。

【請求項16】 請求項13記載のネットワーク・スイッチにおいて、前記スイッチ・マネージャが更に、

前記フリープール・チェーンを識別する少なくとも1つのフリープール・コントロール・レジスタと、

各々が記憶のためパケット・データを受取る前記複数のネットワーク・ポートの1つに対する対応する受信セクター・チェーンを識別する、複数の受信コントロール・レジスタと、

各々が記憶されたパケット・データが伝送されるべき前記複数のネットワーク・ポートの1つに対する対応する送信パケット・チェーンを識別する、複数の送信コントロール・レジスタとを含むことを特徴とするネットワーク・スイッチ。

【請求項17】 請求項16記載のネットワーク・スイッチにおいて、

前記受信コントロール・レジスタがそれぞれ、受信ベース・ポインタと、その時のデータ記憶ポインタと、受信パケット・データ長と、複数の受信セクタを表わす値と、対応する送信パケット・チェーンにおける最後のデータ・パケットに対するポインタとを含み、

前記送信コントロール・レジスタがそれぞれ、送信ベース・ポインタと、その時のデータ検索ポインタと、送信パケット・データ長と、複数の送信パケット・データ・ブロックを表わす値とを含むことを特徴とするネットワーク・スイッチ。

【請求項18】 請求項1記載のネットワーク・スイッチにおいて、

前記中央メモリが、ダイナミック・ランダム・アクセス ・メモリ (D R A M) を含み、

前記スイッチ・マネージャが更に、前記スイッチ・マネージャと前記中央メモリ間のデータ・フローを制御する メモリ・コントローラを含むことを特徴とするネットワーク・スイッチ。

【請求項19】 請求項18記載のネットワーク・スイッチにおいて、前記メモリ・コントローラが更に、前記中央メモリに有効データを保持するリフレッシュ・ロジックを含むことを特徴とするネットワーク・スイッチ。

【請求項20】 請求項19記載のネットワーク・スイッチにおいて、前記メモリ・コントローラが、高速ページ・モードDRAMと、拡張データ出力DRAMと、同期モードDRAMとを検出してサポートすることを特徴とするネットワーク・スイッチ。

【請求項21】 ネットワーク・システムにおいて、 各々がデータ・パケットを送受信するための少なくとも 1つのデータ装置を含む複数のネットワークと、

前記データ・パケットを伝送するため前記複数のネット ワークに接続されるネットワーク・スイッチとを備え、 該ネットワーク・スイッチが、 前記データ・パケットを送受信する複数のネットワーク ・ポートと、

前記複数のネットワーク・ポートの1つ以上で受取られる前記データ・パケットを一時的に記憶する、データを一時記憶するパケット・セクションと、各々が前記複数のネットワーク・ポートに接続された複数のデータ装置の1つに対応する複数の識別エントリを記憶するネットワーク装置識別セクションとを含む中央メモリと、

前記複数のネットワーク・ポートに接続され、前記複数 のネットワーク・ポート間のデータ・フローを制御しか つ前記中央メモリを制御する前記中央メモリーに接続さ れるスイッチ・マネージャとを含むことを特徴とするネ ットワーク・システム。

【発明の詳細な説明】

[0001]

【発明の利用分野】本発明は、ネットワーキング装置の分野、具体的には共用メモリ・システムを含むネットワーク・スイッチに関する。

【従来の技術】ファイルや様々な資源を共用するため

[0002]

の、さもなくば複数のコンピュータ間での交信を可能な らしめるための多種多様なネットワークやネットワーク ・システムが存在する。ネットワークは、メッセージ処 理能力、ノード分散設置の範囲、ノードあるいはコンピ ュータのタイプ、各ノードの関係、トポロジあるいは論 理的および/または物理的レイアウト、ケーブルの種類 やデータ・パケットの形式に基づいたアーキテクチャも しくは構造、アクセス可能性などのような、種々の特色 や機能に基づいて分類することができる。例えばネット ワークの範囲は、同一建物のオフィスやフロア内でのロ ーカル・エリア・ネットワーク (LAN)、1つの大学 キャンパス、または市や州などにおけるワイド・エリア ・ネットワーク(WAN)、国境を越えてカバーするグ ローバル・エリア・ネットワーク (GAN) などのよう に、分散設置されるノード間の有効距離を意味する。 【0003】ネットワークの構造とは、一般に、媒体を 介して送信されるデータのパケット構造、およびケーブ ルの布線あるいは媒体および適用されるメディア・アク セスのことである。10メガビット/秒(10 Mbp s)での動作(例えば10Base-T、10Base - F) 用に、同軸ケーブル、ツイスト・ペア・ケーブ ル、あるいは光ファイバ・ケーブルを使用するイーサネ ット(Ethernet)や、100 Mbpsで動作 (例えば100Base-T、100Base-FX) する高速イーサネット (Fast Ethernet) など、多様な構造が一般化している。ARCnet(A ttached Resource Computer

Network)は、2.5 Mbpsでの動作に、

同軸ケーブル、ツイスト・ペア・ケーブル、あるいは光

ファイバ・ケーブルを使用する比較的安価なネットワー

ク構造である。トークン・リングのトポロジでは、1~16Mbpsでの動作に、特殊なIBMのケーブル、または光ファイバ・ケーブルを使用する。勿論これらの他にも、広く認知されている多種類のネットワークが存在する。

【0004】各ネットワークは、一般に、ノードもしく はステーションと呼ばれる複数のコンピュータを含み、 これらが適当な媒体を経由するノード間におけるデータ の継送、送信、中継、変換、フィルタリング処理などの ための、各種ネットワーク・デバイスを介して互いに結 合されている。「ネットワーク・デバイス」という用語 は、通常コンピュータとそのネットワーク・インタフェ ース・カード(NIC)、およびその他の多種にわたる ネットワーク上のデバイス(リピータ、ブリッジ、スイ ッチ、ルータ、ブルータなど)を包含している。所定の 通信プロトコルに従って動作するネットワークは、1つ または複数のリピータ、ブリッジ、あるいはスイッチの 使用による拡張が可能である。リピータは物理層で機能 するハードウェア・デバイスであり、各受信パケットを 他の全ポートに再送信する。ブリッジはOSI基本モデ ルのデータリンク層で動作し、ネットワークの各セグメ ントで不要なパケット伝搬を減じるべく、パケットをフ ィルタ処理して能率を向上させる。

【0005】ネットワーク・スイッチは、複数のネット ワーク間におけるのトラフィックを転送するために、類 似している複数のネットワークと結合すべく2つ以上の ポートを備えているマルチポート・ブリッジと機能面で 似ているが、これより高い効率を達成する。ネットワー ク・スイッチは、通常、1つのバスを介して複数のポー トに結合されたスイッチング・マトリクス、およびイー サネットのパケットあるいはネットワーク上のそのよう なデータを一時的に格納するメモリを含む。これまで、 スイッチ用の特定のメモリ・コンフィギュフレーション (構成)においては静的ランダム・アクセス・メモリ (SRAM) モジュールを含む場合が多く、これらが各 種の機能を遂行すべくスイッチ全体にわたって組み込ま れていた。例えば、多くのスイッチは、各ポートにバッ ファ用として個別にSRAMメモリ・デバイスを装備し ていた。SRAMデバイスはさらに、ハッシュ・ルック アップ・テーブルおよび関連の統計情報のように、管理 機能用にも実装されており、またポート間で転送中のデ ータ・パケットを格納するための一次バッファ・メモリ として、別に1つのSRAMデバイスが使用されてい た。ポートごとにメモリを割り当てる、いわゆるポート 配置メモリの代替タイプとして、内容アドレシング可能 XEUCAM (Content Addressabl e Memory)という方式があり、CAMは各ポー トに専用のものが1つずつ必要であった。

【0006】一般に、SRAMはダイナミックRAM (DRAM) のような他のタイプのメモリと比較する

と、パフォーマンスが優れていた。また、SRAMは非 **揮発性で、従ってリフレッシュのオーバーヘッドが不要** であるため、専らこのタイプのメモリが一般に用いられ ていた。標準的なスイッチの構成で、リフレッシュのサ イクルが必要となれば、貴重なプロセッサ資源が余計に 消費されることになる。しかしながら、CAMデバイス はもとより、SRAMデバイスは比較的高価である。さ らに、SRAMデバイスは比較的サイズが大きく、実装 すればその分だけ貴重な基板面積を占領して相当な電力 も消費してしまう。ポート配置のSRAMやCAMの実 装使用は、結果的に1ポートあたりでサポート可能なア ドレスの数が制限されたり、いろいろな面でパフォーマ ンス低下の原因となっていた。さらに、ポート配置SR AMの使用によって、ハッシュ法によるルックアップの 目的でバッファ内のデータにアクセスするたびに余計な 時間がかかる、という弊害もあった。例えば、1つのS RAMデバイスがバッファの内容へのリンク・アドレス ・ポインタを含んでおり、その一方で、他のSRAMが バッファの機能を実際に遂行している。従って、バッフ ァ内のデータへのアクセスには、少なくとも2回のメモ リ・アクセス動作が必要であった。

【0007】要するに、SRAMデバイスのサイズが大きいことと高価格であることに対処するため、スイッチの設計者は、スイッチ全体にこのメモリを配置しながらも、コストおよび印刷回路基板の資源節約の目的での各メモリ・デバイスのサイズの制限に苦心していた。スイッチ・メモリ・システムの利点を保持しつつ、同時に内在する多くの制約や問題を排除すること、さらにはコストの削減が望まれる。

[8000]

【発明の概要】複数のネットワーク・デバイス間での交 信を可能ならしめるべき本発明によるネットワーク・ス イッチは、デバイス識別情報、ポート番号、およびその 他の制御情報を格納し、さらに各ポートで受信した実際 のパケット・データをバッファ記憶する中央メモリを含 む。この中央メモリは、パケット・データを一時的に保 持するパケット・セクション、および複数の識別エント リ(項目)を格納するネットワーク・デバイス識別セク ションで構成される。ネットワーク・デバイス識別セク ションのエントリは、それぞれがスイッチの1ポートに 結合している1つのネットワーク・デバイスに対応す る。このスイッチは、さらにネットワークのポートと中 央メモリとの間におけるデータの流れを制御する1つの スイッチ・マネージャを含む。このネットワーク・スイ ッチは、スイッチのポートに結合している複数のネット ワークを含む1つのネットワーク・システム内での通信 を可能とするように有用性に富んだものである。それぞ れのネットワークは、1つまたは複数のネットワーク・ デバイスを含む。

【0009】識別エントリは、それぞれがネットワーク

・デバイスの1つを識別する一意のネットワーク・アドレス、およびネットワーク・ポートの1つを識別するポート番号を含む。この一意のアドレスは、一般的には業界内の各種ネットワーク・デバイスの間での一意性を保証するためのメディア・アクセス制御MAC(Media Access Control)アドレスである。各識別エントリはさらに、グループ・ビットマップ番号を含み、これにより仮想ローカル・エリア・ネットワークVLANに準拠して、ネットワーク・ポートのサブセットを識別する。

【0010】各識別エントリは、一意のネットワーク・アドレスをハッシュして導き出した中央メモリ内のハッシュ・アドレスに位置しているのが望ましい。スイッチ・マネージャはハッシュ・ロジックも含み、これがネットワーク・アドレスを受け取り、これをハッシュしてハッシュ・アドレスを決定し、そのハッシュ・アドレスを用いて、中央メモリ内の識別エントリにアクセスする。このハッシュ・ロジックは、このネットワーク・スイッチのパフォーマンスを向上させるため、中央メモリからデータを取り出して格納するキャッシュ・メモリを含んでいることが望ましい。

【0011】ネットワーク・デバイス識別セクションは、一次セクションとチェーン・セクションで編成される。このうち一次セクションは、各ハッシュ・アドレスのうちの最初のアドレスに対応する識別エントリを格納し、チェーン・セクションは、異なったMACアドレスに関する後続の同じハッシュ・アドレスに対応する識別エントリは、ハッシュ・アドレスが重複した場合、チェーン・セクション内の別の識別エントリに対するリンク・アドレスも含む。最初のエントリに関するボート情報を即座に取得するため、リンク・アドレスには別のメモリの使用を避ける。この連鎖構造により、重複ハッシュ・アドレスに対応するエントリの迅速なアクセスが可能となる。

【0012】パケット・セクションは複数のセクタで構 成され、これらのセクタはそれぞれ1つのパケット・セ クションおよび対応するセクタ情報ブロックを含む。こ のパケット・セクションはパケット・データを格納し、 データの各パケットは1つのパケット・データ・ブロッ クに格納される。セクタ情報ブロックは、そのパケット ・セクション内に格納されているパケット・データ・ブ ロックの数を表すセクタ・パケット・カウントを含む。 メモリ・セクタは、最初は複数セクタのフリープール・ チェーンに編成され、各セクタのセクタ情報ブロック は、そのフリープール・チェーン内の次のセクタへのリ ンク・アドレスを含む。 スイッチ・マネージャは1つの プロセッサを含み、これが関連するメモリ内のコードを 実行し、初期構成を行う。スイッチ・マネージャは、デ ータのパケットを受信するネットワーク・ポートのそれ ぞれについて、格納用に受信セクタ・チェーンを中央メ

モリ内に形成し、フリープール・チェーンから少なくとも1つのセクタを割り当て、リンク・アドレスを用いて割り当てられたセクタを受信セクタ・チェーン内にリンクし、そしてネットワーク・ボートから受け取ったデータのパケットを受信セクタ・チェーンに格納する。

【0013】本発明によるスイッチ・マネージャは、メ モリ・セクタの動的割り当ても行い、これにより、それ ぞれの受信セクタ・チェーンについてセクタ数を必要に 応じて増減することができる。固定割り当ての場合は、 パケットが小さければメモリを十分に使いきれず、また 固定サイズを超える大きいパケットではメモリ空間を過 大に消費してしまう。特に、格納すべき各データ・パケ ットについて、スイッチ・マネージャは受信セクタ・チ ェーン内の現在のセクタすなわちカレント・セクタが受 信したデータ・パケットを格納できる大きさのものであ るかどうかを判断し、もし大きさが十分でなければフリ ープール・チェーンから後続のセクタを割り当て、そし てそのパケットをカレント・セクタと、そして、もし割 り当てられていれば、その後続セクタ内に格納する。こ こで、各パケット・データ・ブロック内のデータのパケ ット1つを2つのセクタにまたがって格納できる点に留 意する必要がある。

【0014】各パケット・データ・ブロックはパケット ブロック・ヘッダを含み、そのパケット・ブロック・ ヘッダは、入っているパケット・データの量を表すパケ ット長の値を含む。パケット・ブロック・ヘッダは、ネ ットワーク・ポートの1つに関する後続データを保持し ている次のセクタへの送信リンク・アドレスも含み、そ れにより、そのネットワーク・ポートに関する送信パケ ット・チェーンを形成する。スイッチ・マネージャは、 格納されているデータを送出すべき各ネットワーク・ポ ートに関して送信パケット・チェーン形成する。スイッ チ・マネージャは、各送信パケット・チェーンに指定さ れる順序で、受信セクタ・チェーンのそれぞれのセクタ からデータのパケットを取り出す。スイッチ・マネージ ャは、そのデータのパケットを対応する送信ポートに送 り、またいずれかのセクタが空であれば、その空セクタ をフリープール・チェーンに戻す。

【0015】パケット・ブロック・ヘッダは、パケット・データが複数のネットワーク・ポートへ送信されるべきものであれば、ブロードキャスト・パケット・ヘッダである。パケットは、そのパケット内のブロードキャスト・ビットがセットされているか、あるいは受信先ポートすなわち宛先ポートが未知であればVLANビットマップに従って他のすべてのポートへ一斉に送信される。ブロードキャスト・パケット・ヘッダは、各ネットワーク・ポートについて1つの送信アドレス・リンクを含み、データのパケットを送出すべきそれぞれのネットワーク・ポートに関する各送信パケット・チェーンを保持する。

【0016】スイッチ・マネージャはさらに、フリープ ール・チェーンを識別するためのフリープール・コント ロール・レジスタ、格納すべきデータを受信する各ネッ トワーク・ポートに関し、対応する受信セクタ・チェー ンを識別する受信コントロール・レジスタ、および格納 されているデータを送出すべき各ネットワーク・ボート について、対応する送信パケットを識別する送信コント ロール・レジスタを含む。各受信コントロール・レジス タは、受信ベース(基準)・ポインタ、カレント・デー タ記憶ポインタ、受信データ・パケット長の値、受信セ クタ数の値、および対応する送信パケット・チェーン内 の最終データ・パケットへのポインタを含んでいること が望ましい。送信コントロール・レジスタは、送信ベー ス・ポインタ、カレント・データ検索ポインタ、送信デ ータ・パケット長の値、および送信パケット・データの ブロック数を表す値を含んでいることが望ましい。コン トロール・メモリとしては、スイッチ・マネージャに埋 め込みのSRAMが望ましい。

【0017】好適な実施例においては、ネットワーク・スイッチの中央メモリはDRAMタイプのメモリである。概してDRAMのパフォーマンスはSRAMのレベルに及ばないが、統合化されて実装され、かつスイッチ・マネージャはプロセッサではなくメモリを制御するので、中央メモリのパフォーマンスは向上する。スイッチ・マネージャは、多くのプロセッサより動作の速い特定用途向けIC(ASIC)としてデザインされたものが望ましい。さらに、このスイッチ・マネージャはリフレッシュ機能を遂行し、これによりプロセッサのDRAM関連のオーバーヘッドが大幅に軽減される。リフレッシュ・サイクルは、メモリ・アクセスの全体の1パーセントをかなり下回り(約0.01%)、リフレッシュのオーバーヘッドは、スイッチ・マネージャにとっては大した問題ではなくなる。

【0018】DRAMの集中使用は、他の面においてもパフォーマンスの向上につながる。メモリの容量は、それほどコストもかからず4メガバイト(MB)から16 MBあるいはそれ以上に、必要に応じて容易にアップグレードすることができる。メモリは、パケット・データおよびポート識別情報を格納する。特に、中央メモリは、ハッシュ・テーブル、送信元と受信先のMACアドレス、および中央メモリ・デバイス内のポート・カウント数およびスレッショルド値を格納し、これにより、メモリの能率と利用効率が改善される。ネットワーク・メモリの能率と利用効率が改善される。ネットワーク・スイッチは、複数タイプのDRAMを検出してサポートするメモリ・コントローラを含んでいることが望ましい。特にメモリ・マネージャは、高速ページ・モード(FPM)のDRAM、拡張データ出力(EDO)DRAM、および同期モードのDRAMとの動作が可能である。

[0019]

【発明の実施の態様】図1を参照すると、本発明に従っ

て構成されたネットワーク・スイッチ102を含むネッ トワーク・システム100の簡略図が示されている。ネ ットワーク・スイッチ102は、それぞれが適当なメデ ィア・セグメント108を介して "A" ネットワーク1 06の1つと結合およびこれと交信する1つまたは複数 の "A" ポートを含む。各メディア・セグメント108 は、よった対のワイヤ・ケーブル、光ファイバ・ケーブ ルその他のような、ネットワーク・デバイスを接続する ための任意のタイプの媒体である。ポート104は、ネ ットワーク・スイッチ102とネットワーク106の各 々との間における双方向通信またはデータ・フローを可 能ならしめる。このような双方向データ・フローは、例 えば半二重モードあるいは全二重モードのような、いく つかのモードのいずれか1つのモードに従う。図1に示 すように、"j"+1までのネットワーク106が存在 し、それぞれにAネットワーク(A-NETWORK) O、Aネットワーク1、・・・、Aネットワークjとい う名称が付与されており、各ネットワーク106は、そ れぞれAポート(A-PORT) 0、Aポート1、・・ 、Aポートjという名称が付与されているj+1個の ポート104のうち対応する1つを介してネットワーク ・スイッチ102に結合する。ネットワーク・スイッチ 102は、対応する数までのネットワーク106に結合 すべく任意の数のポート104を含むことができる。本 明細書で説明する実施例において、 j は24までのネッ トワーク106との結合のための全部で24のポートに 対するために23に等しい整数である。本明細書におい ては、これらのポートを一括してポート104と呼ぶ か、あるいは個別にポート(PORT)O、ポート1、 ポート2、・・・、ポート23と呼称する。

を介して "B" ネットワーク 1 1 2 に結合およびこれと インタフェースする1つまたは複数の "B" ポート11 Oを含む。また、各メディア·セグメント114は、よ った対のワイヤ・ケーブル、光ファイバ・ケーブルその 他のような、ネットワーク・デバイスを接続するための 任意のタイプの媒体である。ポート110もまた双方向 型であり、ネットワーク・スイッチ102とネットワー ク112との間におけるデータ・フローを、ポート10 4に関する上述の説明と同様に可能ならしめる。本明細 書で説明する実施例において、それぞれにBネットワー ク(B-NETWORK) O、Bネットワーク1、・・ ・、Bネットワークkという名称が付与されている "k" + 1までのネットワーク112との結合に備えて "k" +1の数のポート110が存在し、個別にBポー $\land (B-PORT) 0 \ B \# - \land 1 \ \cdot \cdot \cdot \ B \# - \land$ kと呼称する。ネットワーク·スイッチ102は、対応 する数までのネットワーク112に結合すべく任意の数 のポート110を含むことができる。本明細書に示す特

【0020】同様に、ネットワーク・スイッチ102は さらに、それぞれが適当なメディア・セグメント114 定的な実施例において、Kは4つまでのネットワーク1 12との結合のための全部で4個のボート110のために、3に等しい整数である。 "A"タイプのボートおよびネットワークは、"B"タイプのボートおよびネットワークと異なるネットワーク・プロトコルおよび/または速度で動作する。本明細書に示す特定的な実施例において、ボート104およびネットワーク106はイーサネット(Ethernet)プロトコルに従い10メガビット/秒(Mbps)で動作し、一方、ボート110およびネットワーク112はイーサネットのプロトコルに従って100Mbpsで動作する。本明細書では、Bボート0、Bボート1、・・・、Bボート3を総称してポート110とし、個別にはそれぞれボート24、ボート25、・・・、ポート27と呼称する。

【0021】ネットワーク106および112は、デー タの入力あるいは出力のために1つまたは複数のデータ ・デバイスもしくはデータ端末装置(DTE)、あるい は1つまたは複数のデータ・デバイスを接続するために 任意のタイプのネットワーク・デバイスを含む。このよ うに、AネットワークOやBネットワーク・1などのよ うないずれのネットワークも、それぞれ1つまたは複数 のコンピュータ、ネットワーク・インタフェース・カー ド(NIC)、ワークステーション、ファイル・サー バ、モデム、プリンタ、あるいはリピータ、スイッチ、 ルータ、ハブ、集信装置といったネットワーク内でのデ ータの受信や送信のための他のデバイスを含むことがで きる。例えば図1に示すように、いくつかのコンピュー タ・システムあるいはワークステーション120、12 2および124は、Aネットワークjの対応するセグメ ント108に結合されている。 コンピュータ・システム 120、122および124は相互に、あるいはネット ワーク・スイッチ102を介して他のネットワークの他 のデバイスと通信することができる。そこで各ネットワ ーク106および112は1つまたは複数のセグメント を介して結合された1つまたは複数のデータ・デバイス を表し、ネットワーク・スイッチ102がネットワーク 106および112のいずれかの中の何れか2つまたは それ以上のデータ・デバイスの間でデータの転送を行

【0022】ネットワーク・スイッチ102は、ボート104および110の各々に結合されたデータ・デバイスから情報を受け取り、その情報を他のボート104および110のいずれかのものまたは複数のものヘルーティングする(送る)動作を一般的に行う。ネットワーク・スイッチ102はまた、同じネットワーク内のデータ・デバイスに対してのみと意図された、1つのネットワーク106または112内の1つのデータ・デバイスから受信した情報をドロップ(落とす)するか、さもなくば無視することによって情報のフィルタリングを行う。データあるいは情報はパケットの形になっているが、各

データ・パケットの形はそのネットワークがサポートし ているプロトコルによって異なる。パケットは予め定義 されたバイトのブロックであり、通常ヘッダ、データ、 およびトレーラから成り、特定のパケットの形式はその パケットを生成したプロトコルによって決まる。ヘッダ は、一般に、宛て先のデータ・デバイスを識別する宛先 アドレス、およびパケットの発信元であるデータ・デバ イスを識別するソース・アドレスを含み、普通これらの アドレスは業界内での一意性を保証するメディア・アク セス・コントロール (MAC) アドレスである。1つの 宛て先デバイスに対して意図されたパケットを、ここで はユニキャスト (unicast)・パケットという。さら に、ヘッダはグループ (GROUP) ビットを含み、こ のビットは、そのパケットが複数の受信先デバイスに向 けられたマルチキャスト (multicast) 又はブロードキ ャスト (BC) パケットであるかを表示する。 もしグ ループ・ビットがロジック1(1)にセットされていれ ば、それはマルチキャスト・パケットであると考慮さ れ、もし宛先アドレスのビットがすべてロジック1 (1) にセットされていれば、そのパケットはBCパケ ットである。しかし、本発明の目的上、マルチキャスト およびBCパケットを同等に扱い、以降はBCパケット と呼称する。

【0023】図2を参照すると、ネットワーク・スイッ チ102のさらに詳細なブロック図が示されている。示 した実施例において、ネットワーク・スイッチ102 は、6つの類似のカッド・コントローラあるいはカッド ·カスケード (QC) ·デバイス202を含み、それぞ れが4つのポート104を組み込んでいる。QCデバイ ス202は、単一の特定用途向けIC(ASIC)パッ ケージへ統合して、あるいは示されているような個別の 集積回路(IC)チップとして、任意の所望の形で実施 することができる。示した実施例において、各ポート1 04は半二重方式により10Mbpsで動作し、合計ス ループットが全二重で1ポートあたり20Mbpsとな る。その結果、6つのQCデバイス202がすべて全二 重方式で動作すれば合計で480Mbpsとなる。各Q Cデバイス202は、好適には、QC/CPUバス20 4に結合したプロセッサ・インタフェース、および高速 バス (HSB) 206に結合したバス・インタフェース を含む。HSB206は、データ部206aおよび各種 の制御及び状態信号206bを含む。 HSB206は、 毎秒1ギガビット以上のデータを転送する32ビット、 33メガヘルツ (MHz) のバスである。

【0024】HSB206およびQC/CPUバス204はさらに、イーサネット・パケット・スイッチ・マネジャ(EPSM)210に結合される。EPSM210の実施について、本発明はなんら特定の物理的または論理的制約を課していないが、示されている実施例ではASICとして実施される。EPSM210はさらに、デ

ータおよびアドレス部214aと制御信号214bを含 む32ビットのメモリ・バス214を介してメモリ21 2に結合される。メモリ212は、好適には、特定の用 途で必要に応じて任意に増設が可能ではあるが、4から 16メガバイト (MB) のダイナミック・ランダム・ア クセス・メモリ (DRAM) を含んでいる。EPSM2 10は、動作が約60ナノ秒(ns)の高速ページ・モ ード (FPM) のシングル・インライン・メモリ・モジ ュール (SIMM)、拡張データ出力 (EDO) モード のDRAM SIMM、あるいは同期モードのDRAM SIMMを含む、メモリ212の実施のための少なくと も3つの異なったタイプのDRAMのうちのいずれか1 つをサポートする。同期DRAMは、一般に、66MH zデータ速度又は1秒あたり266MBのバースト・デ ータ速度を達成するために、66MHzのクロックを必 要とする。EDO DRAMは、33又は66MHzの いずれかのクロックで動作できるが、いずれのクロック 速度においても33MHz、または1秒あたり133M Bの最大データ・バースト・データ速度を達成する。F PM DRAMもまた33又は66MHzのクロックで 動作が可能であるが、33MHzクロックで16MHz 又は1秒あたり64MBの最大バースト速度を達成し、 66MHzクロックで22MHz又は1秒あたり88M Bのバースト速度を達成する。

【0025】メモリ・バス214は、メモリ・データ・バスMD[31:0]、データ・パリティ信号MD_PAR[3:0]、行および列(カラム)アドレス信号MA[11:0]、ライト(書き込み)・イネーブル信号MWE*、FPM DRAM及びEDO DRAMの行信号又は同期DRAMのチップ選択のいずれかであるバンク選択信号RAS[3:0]*/SD_CS*[3:0]、FPM及びEDOの列信号または同期DRAMのDQMであるメモリ・バイト制御信号CAS[3:0]*/SD_DQM[3:0]、同期DRAMのみへの行信号SD_RAS*、同期DRAMのみへの列信号SD_CAS*、シリアル入力SIMM/DIMM存在検知信号PD_SERIAL_IN、およびパラレル入力SIMM/DIMM存在検知信号PD_LOAD*を含む。

【0026】HSB206は、サンダー(Thunder)LAN(TLAN)ポート・インタフェース(TPI)220に結合され、これがさらにデータ及びアドレス信号222aおよび関連の制御及び状態信号222bを含む周辺コンポーネント相互接続(PCI)バス222に結合される。PCIバス222は4つのTLAN226に結合され、これは任意の様式で実施される。TLAN226は、それぞれがポート110の1つを組み込んでいる、テキサス・インストルメンツ社(Texas Instruments, Inc.)(TI)製のTNETE100 ThunderLANIM(サンダーLAN、登録商標) PCI

Ethernet^{IM} (イーサネット、登録商標) コント ローラが好適である。EPSM210に対して、TPI 220は4つのポートをインタフェースするために、別 のQCデバイス202と同様にHSB上で動作する。従 って、EPSM210には実際上7つのカッド・ポート ·デバイスが「見える」。PCIバス222に関して は、TPI220が、標準PCIバスのエミュレーショ ンを、通常PCIのメモリ・デバイスとインタフェース するTLAN226の適切な動作に必要な程度まで、行 う。従って、PCIバス222は完全にPCIに従順で ある必要がない。PCIバス222は、CPU230を ローカルのRAM234、ローカルのフラッシュRAM 236および必要であればシリアル・ポート・インタフ ェース238に結合するためのローカル・プロセッサ・ バス232に結合されているプロセッサ又は中央処理装 置(CPU)230に結合される。シリアル・ポート・ インタフェース238は、UARTまたは同等のものが 望ましい。示した実施例においては、CPUはインテル 社 (Intel) 製の32ビット、33MHzのi960R P CPUであるが、CPU230は他の適切なプロセ ッサでも構わない。

【0027】CPU230は、通常ネットワーク・スイ ッチ102のパワーアップでTPI220およびEPS M210の初期設定とコンフィギュレーションの処理を 行う。また、CPU230は統計情報の監視及び収集を 行い、さらに動作時にはネットワーク・スイッチ102 の各種デバイスの機能を管理及び制御する。さらにまた CPU230は、メモリ212内のハッシュ・テーブル ・データをEPSM210を通じて更新する。しかし、 EPSM210は、メモリ212へのアクセスを制御 し、DRAMのリフレッシュ・サイクルを実行し、それ によってCPU230によるリフレッシュ動作が不要と なる。このように設計されていなければ、CPU230 は各リフレッシュ・サイクルの実行におよそ6~8バス ・サイクルを要することになり、これは貴重なプロセッ サ・リソースを消費することとなる。CPU230はま た、様々な目的のための付加的なネットワーク・ポート として機能し、従って本明細書ではポート(PORT) 28として言及する場合がある。このように、ポート1 04、110、およびCPU230は、それぞれポート ポート0~ポート28を集合的に含むものである。

【0028】CPU230はさらに、アドレス及びデータ部218aおよび関連の制御及び状態信号218bを含むCPUバス218を介してEPSM210に結合される。アドレス及びデータ部218aは、アドレスとデータ信号間で多重化されていることが望ましい。特定的には、CPUバス218は、アドレス/データ・バスCPU_AD[31:0]、CPU230からのアドレス・ストローブCPU_ADS*、データ・バイト・イネーブルCPU_BE[3:0]、リード/ライト選択信

号CPU_WR*、バースト最終データ・ストローブCPU_BLAST*、データ・レディ信号CPU_RDY*、および少なくとも1つのCPU割り込み信号CPU_INT*を含む。本開示において、データまたはアドレス信号の他の通常の信号名は正のロジックを表し、その信号はハイ又はロジック1のときアサートされるとみなされ、後尾にアステリスク(*)が付加された信号名は負のロジックを示し、その信号はロー又はロジックのときにアサートされるとみなされる。各信号の機能的な定義は一般に直接的であって、普通はその信号名で判断され得る。

【0029】図3は、4つのポート104の実施のため

の例示的なQCデバイス202のブロック図であり、こ のデバイスは24ポート、ポート0~ポート23を実施 するために6つ複製される。特定のデバイスを1つ挙げ れば、LSIロジック社 (LSI Logic Corporation) (LSI) 製のL64381カッド・カスケード・イー サネット (Quad Cascade Ethernet) ・コントローラ・ デバイスがある。これよりグレードの高いデバイスとし て、やはりLSI製のQE110カッド・カスケード・ イーサネット・コントローラ・デバイスがあり、これは 本明細書で説明しているような付加的機能および能力を 備えている。しかし留意すべきは、本発明はポート10 4の実施をなんら特定のデバイスに限定しているもので はない。示した実施例において、各QCデバイス202 はポート104のそれぞれに対してイーサネット・コア 300を含み、イーサネット・コア300は完全な同期 型であって、メディア・アクセス・コントローラ、マン チェスタ・エンコーダ/デコーダ、およびよった対/A UI (接続機構インタフェース (Attachment Unit Inte rface))トランシーバを含む。各イーサネット・コア 300は、対応するセグメント108上の結合されてい るネットワーク106との双方向データ通信を可能と し、それぞれが対応する128ビット受信FIFO(先 入れ先だし (First-In, First-Out)) 302および1 28ビット送信FIFO304と結合している。各イー サネット・コア300は、さらに統計カウンタ306の ブロックと結合しており、統計カウンタ306の各ブロ ックは、オンチップ・メインテナンス用に25のカウン タを含む。統計カウンタ306の各ブロック内のカウン タは、シンプル・ネットワーク・マネジメント・プロト コル (Simple Network Management Protocol) (SNM P) の要件に見合うのが望ましい。FIFO302およ び304の各々は、さらに、各QCデバイス202とE PSM210の間での双方向データ・フローを可能とす るためにHSB206に結合しているバス・インタフェ ース・ロジック308に結合される。 各QC デバイス2 02は、ソース・アドレス挿入、フレーム・チェック・ シーケンス (FCS) 挿入、衝突時の即時再送信、バス

転送サイズ、および送信バッファ・スレッショルド・サ

イズといったコンフィギュレーションをプログラミング 可能(プログラマブル)とするために、コンフィギュレーション及びコントロール(制御)・ロジック310を 含む。

【0030】コンフィギュレーション及びコントロール ・ロジック310と、統計カウンタ306の各ブロック と、FIFO302、304はQC/CPUバス204 に結合される。EPSM210は、CPUバス218と QC/CPUバス204との間に別のインタフェースを 提供する。このようにして、CPU230は、各QCデ バイス202の各々、従ってポート104の各々に対 し、そのアクティビティを初期設定、構成(コンフィギ ュレーション)、監視(モニタ)、および修正すべく完 全なアクセスを得る。QE110カッド・カスケード・ イーサネット・コントローラ・デバイスは、もし背圧 (バックプレッシャ(backpressure))指示の受信が間 に合うならば、受信されていたパケットを終了するため のジャミング・シーケンス (jamming sequence) をアサ ートするために背圧指示を検知するために、コンフィギ ュレーション及びコントロール・ロジック310間に付 加的な接続320を含む。背圧指示はHSB206上で 実行される背圧サイクルが望ましいが、背圧指示を示す ために別の信号又はそれと同様のものを用いるなど、い くつかの方法の任意のものを用いることができる。

【0031】ここで、ジャミング・シーケンスは「早 い」又は適時だと考えられるポートで受信中のデータ・ パケットの最初の64バイトの間に送信すべきであると いう点に留意されたい。最初の16バイト(4つのDW ORD)は、後述するハッシュ・ルックアップ手順がE PSM210によって実行される前に要求される。最初 の16バイトがおよそ13マイクロ秒 (µs)で転送さ れるように、各データ・ビットはイーサネット10Ba se-Tを約100nsの速度で転送される。64バイ トがおよそ51μsの間に受信され、それによって、ネ ットワーク・スイッチ102は、受信された最初の16 バイトを転送し、ハッシュ手順を行い、背圧サイクルを 実行し、最終的にジャミング・シーケンスをアサートす るために、約38µs有する。ハッシュ・ルックアップ は完了するのに約1~2µs要するので、ほとんど常 に、適時(タイムリー)にジャミング・シーケンスを送 信するために十分な時間がある。しかし、ジャミング・ シーケンスをタイムリーにアサートできるという保証は ない。そのため、スレッショルド違反条件に起因してパ ケットを落とす (ドロップする) 可能性がある。もし背 圧サイクル遅れて実行されると、そのポートは背圧サイ クルを拒否し、ネットワーク・スイッチ102はそのパ ケットを受け取れなければそのパケットをドロップす る。スレッショルド条件が早期の指示であり、従ってメ モリがパケットを格納するために使用可能であり得るた め、ネットワーク・スイッチ102はそのパケットを受 け取れる。

【0032】もし背圧サイクルがタイムリーに実行さ れ、もしポートが半二重モードで動作していれば、コン フィギュレーション及びコントロール・ロジック310 は示されたポート104のイーサネット・コア300の 1つへ衝突コマンドを応答的にアサートする。衝突コマ ンドを受け取るイーサネット・コア300は、ジャミン グ・シーケンスをアサートし、そのポート104が受信 しているパケットを終了させる。もし背圧サイクルが6 4バイト・ウインドウ内に実行されるならば、ポート は、HSB206上でアポート信号ABORT_OUT *をアサートすることによって、そのポートに背圧サイ クルが実行される旨をEPSM210に示す。もし背圧 サイクルが64バイト・ウインドウの外側であり、従っ て時間内にアサートされなければ、ABORT_OUT *信号はアサートされず、EPSM210はそのパケッ トをドロップする。背圧アサートの試行が失敗すれば、 ほとんどの場合EPSM210はそのパケットをドロッ プする。最高の能率を達成するためにはドロップされる パケットはできるだけ少ない方がよいが、ドロップされ たパケットは最終的に送信側のデータ・デバイスにおけ る高いネットワーク・レベルで検知され、従ってネット ワーク・システム100の全体的な動作には致命的なも のとならない。送信側のデバイスはパケットのドロップ を検知し、そのドロップされたパケットを含む1つ又は それ以上の数のパケットを再送信する。

【0033】バス・インタフェース・ロジック308は、後に詳述するように、HSB206上で同時のリード及びライト・サイクルを実現するために、リード・ラッチ324およびライト・ラッチ326を含んでいることが望ましい。これらのラッチは、第10000 (CLK $_1$ 1) 信号の特定のサイクルで $_1$ 1 (CLK $_2$ 1) 信号の特定のサイクルで $_1$ 1 (CLK $_3$ 1) 信号は、 $_1$ 1 (CLK $_3$ 1) 信号は、 $_1$ 1 (CLK $_3$ 1) 信号をラッチする。 $_1$ 2 (CLK $_1$ 1 信号は、 $_1$ 3 (CLK $_2$ 1 信号は、 $_1$ 4 (CLK $_3$ 5 (CLK $_4$ 1 信号と呼称する。 $_1$ 5 (CLK $_4$ 1 信号と呼称する。 $_1$ 7 (CLK 信号と呼称する。第 $_1$ 8 (CLK $_2$ 1 (CLK 信号の周波数の2倍($_1$ 8 (CLK) 又は約 $_1$ 9 (CLK) 又は約 $_1$ 1 (CLK) 又は約 $_1$ 2 (CLK) 又は約 $_1$ 2 (CLK) 又は約 $_1$ 3 (CLK) 又は約 $_1$ 4 (CLK) 又は約 $_1$ 5 (CLK) 又は約 $_1$ 6 (CLK) 又は約 $_1$ 7 (CLK) 又は

【0034】図4は、図3に示す特定のカッド・カスケード・デバイス202の信号の図解である。これらの信号は、QCバス204と関連のプロセッサ・インタフェース信号、4つのポート104に関連のネットワーク・インタフェース信号、状態信号、クロック及びテスト信号、HSBバス206に関連のバス・インタフェース信号、およびその他種々の信号を含む、いくつかの機能およびバスのセクションに分けられる。

【0035】QCバス204に関しては、EPSM21 0は、データ信号PDATA[15:0]を通じて、Q

Cデバイス202のレジスタおよびカウンタ306、3 10とデータの読み書きを行う。READ*信号は書き 込み動作に対してはハイにアサートされ、読み出し動作 に対してはローにアサートされる。QCデバイス202 内の特定のレジスタは、ADRS [5:0] 信号にアサ ートされたアドレスによって決定される。アドレス・ス トローブ信号ADRS_STROBE*がいくつかのチ ップ選択信号CHIP_SELECTm*の対応する1 つとともにアサートされると、QCデバイス202はA DRS信号をラッチする。信号名に付けられた小文字の "m"は、一般に1つの特定のタイプに属する複数の信 号を意味する。例えば、6つの別々のCHIP_SEL ECT [5:0] *信号があり、その場合それぞれの信 号は6つのQCデバイス202のそれぞれ1つに別個に アクセスするためのものである。信号PREADY* は、要求されたデータがラッチされるCLK信号の立ち 上がり後のライト・サイクル中に、CLK信号の1サイ クルに対してQCデバイス202によってローにアサー トされる。リード・サイクルについては、QCデバイス 202が、データをPDATAバス上に置いた後の1C LKサイクルに対してPREADY*をローにアサート する。

【0036】図5は、QCデバイス202のプロセッサ・リード・サイクルを図解する例示的なタイミング図であり、図6は、プロセッサ・ライト・サイクルを図解する例示的なタイミング図である。図7は、QCデバイス202のプロセッサ・バースト・リード・アクセス・サイクルを図解する例示的なタイミング図である。これらのタイミング図はいずれもあくまで例示であって、特定のタイミングや特定の信号特性などを示すものではなく、一般的な相関性を図解するものである。

【0037】図4に戻り、これを参照する。ネットワーク・インタフェース信号は、負および正の衝突スレッショルド信号、衝突参照信号、信号中のシリアル・データ、負および正のマンチェスタ符号化データ信号、正および負のデータ・スレッショルド参照信号、正および負のプリエンファシス(Pre-emphasis)信号、および各QCデバイス202の

[3:0]で表される4ポートの各々に対するよった対 / AUIモード選択信号を含む。各QCデバイスはCL K信号を受信し、ポート104が使用する80、20および10MHzの内部クロック信号を生成するための20MHzのクロック信号を受信するCLOCK_20M HZ入力を有する。各イーサネット・コア300は、対応するセグメント108で発生する衝突を検知し、イーサネットのCSMA/CD(キャリア検知多重アクセス/衝突検出(Carrier Sense Multiple Access/Collision Detect))法に従ってジャミング・シーケンスを送信する。

【0038】 HSB206に関連するバス・インタフェ

ース信号については、QCデバイス202がABORT **__OUT * 信号をアサートして 1 つのパケット全体をア** ボートする。EPSM210は、アボート信号ABOR T IN*をアサートして現在のバス・サイクルをアボ ートする。1つの実施例においては、QCデバイス20 2は、EPSM210がHSB206上で背圧サイクル を実行することによって受信しているパケットをアボー トできるように考案されたQE110デバイスである。 この特定のタイプの背圧機能は、1つのポートで受信中 の1つのパケットの拒否を可能とする「パケット毎(パ ケット・バイ・パケット)」あるいは動的な「ポートご と」の背圧である。 L64381 デバイスは、本明細書 で後に詳述する自動挿入フレーム・チェック・シーケン ス信号 (AI_FCS_IN*) を含む。QE110デ バイスはAI_FCS_IN*信号を信号FBPN*と 置換する。この信号はAI_FCS_IN*信号と同じ 機能を遂行するために使用されるが、背圧サイクルおよ びエンハンスト・パケット・フラッシュ (enhancedpack et flush)を示すためにも用いられる。本明細書で説明 しているように、動的背圧を実施するために使用できる 代替方法が多数存在することは言うまでもない。特に、 EPSM210は、背圧要求サイクルを実行するために リード・サイクル中にFBPN*信号をアサートする。 もしABORT_OUT*信号がリード・サイクルのデ ータ・フェーズの間に対応するQCデバイス202によ ってアサートされると、その背圧「要求」はそのQCデ バイス202に認められたことになり、これがジャミン グ・シーケンスをアサートしてそのパケットをアボート する。もしABORT_OUT*信号がアサートされな いと、EPSM210はそのパケットをドロップする。 【0039】EPSM210は、QCデバイス202お よびTPI220のすべてに対して状態ストローブ信号 STROBE*をアサートし、その各々は、STROB E*信号がCLK信号の立ち上がりでアサートされてサ ンプリングされるときに、信号PKT_AVAILm* およびBUF_AVAILm*上で多重化された様式で その4つのポート104又は110(TPI220の場 合)の状態で応答する。或る動作に対しては別のポート として働く、各QCデバイス202に対する別個の信 号、TPI220に対して1組及びCPU230に対し て類似の組、がある。特にPKT_AVAILm*およ びBUF_AVAILm*信号は、QCデバイス202 用に信号PKT_AVAIL[5:0]*およびBUF _AVAIL [5:0] *と、TPI220用にそれぞ hPKT_AVAIL[6]*およびBUF_AVAI L[6]*とも呼ばれる信号TPI_PKT_AVAI L*およびTPI_BUF_AVAIL*と、CPU2 30に対応するPKT_AVAIL[7]*およびBU F_AVAIL[7]*ともそれぞれ呼ばれる信号PC B_PKT_AVAIL*およびPCB_BUF_AV

A I L * との、1 つの信号タイプについて全部で8 つの信号を含む。

【0040】このように、HSB206は最初QCデバイス202が4つのポート、ポート0~ポート3にアクセスするための信号PKT_AVAIL[0]*およびBUF_AVAIL[0]*およびのQCデバイス202が次の4つのポート、ポート4~ポート7にアクセスするための信号PKT_AVAIL[1]*を含み、と以下同様で、TPI220はポート、ポート24~ポート27にアクセスするための信号PKT_AVAIL[6]*およびBUF_AVAIL[6]*を含み、EPSM210はCPU230に対する内部信号PKT_AVAIL[7]*およびBUF_AVAIL[7]*を含む。CLK信号のそれぞれのサイクルで分離される4つのポートに対応する各信号に、最高4ビットが多重化される。

【0041】STROBE*信号に応答して、バス・イ ンタフェース・ロジック308は、それぞれのポートに 対する対応する各送信FIFO304にデータを格納す るスペースが十分あるかどうかを表示するBUF_AV AIL[5:0]*信号のそれぞれのものに4つの状態 ビットを多重化するためのポート状態ロジック303を 含む。ポート状態ロジック303は、図示されている4 つのポートのすべてに対して集中化するか、又はポート 間に分散するかの何れかである。空きスペースの判定 は、CPU230によって16、32あるいは64バイ トにコンフィギュレーションされるのが望ましい、バス 転送フィールド・サイズ (TBUS)を格納するバス・ インタフェース・ロジック308内のコンフィギュレー ション・レジスタに従う。同様に、STROBE*信号 に応答して、TPI220は、後述するその内部の送信 FIFOのそれぞれに、ポート24~ポート27の各々 に対するTLAN226の対応するものに対するデータ を格納するスペースが十分あるかどうかを示すために、 BUF AVAIL[6]*信号に4つの状態ビットを 多重化するための、HSB206に結合している類似し たポート状態ロジック820(図31)を含む。CPU 230あるいはポート28については、EPSM210 内のPCB406 (図11) が、EPSM210の内部 の内部PCB送信FIFOにCPU230に対するデー タを格納するための使用可能なスペースがあるかどうか を表示するためにBUF_AVAIL[7]*信号に1 つの状態ビットをアサートする。

【0042】同様に、STROBE*信号に応答して、 各QCデバイス202内のバス・インタフェース・ロジック308のポート状態ロジック303は、それぞれのポートに対するその受信FIFO302の各々に、HSB206上におけるバス転送のための受信したデータを送信するために十分なデータがあるかどうかをTBUS の値によって表示するPKT_AVAIL[5:0]* 信号のそれぞれのものに4つの状態ビットを多重化する。同様に、TPI220は、その内部の受信FIFOがHSB206上における転送のためにそれぞれのボート23~ボート27から十分なデータを受信したかどうかを表示するPKT_AVAIL[6]*信号に4つの状態ビットを多重化する。CPU230については、EPSM210内のPCB406が、EPSM210の内部PCB受信FIFOがHSB206バス転送のためにCPU230から十分なデータを受信したかどうかを表示するPKT_AVAIL[7]*信号に1つの状態ビットをアサートする。

【0043】図8は、QCデバイス202およびTPI 220のバッファ状態問い合わせを図解する例示的なタ イミング図であり、EPSM210によるSTROBE *信号のアサートと各QCデバイス202の応答、TP I 2 2 0 のアサートするそれぞれのPKT_AVAIL m*およびBUF_AVAILm*信号をを含む。図8 におけるポート0、ポート1、ポート2、およびポート 3は、特定のQCデバイス202の4つのそれぞれのポ ートあるいはTPI220である。PCB406は、そ のポートが4つのフェーズすべてでアクティブになって いることを除けば、その応答は同様である。STROB E*信号はレベル・トリガされ、従ってCLK信号の最 初の立ち上がりでローにサンプリングされる。ここで、 図8のタイミング図はあくまでも例示であって、特定の タイミングや特定の信号特性などではなく、一般的な相 関性を図解するものであることに留意されたい。例え ば、STROBE*信号は周期的であり、示した実施例 の動作においては典型的には1CLKサイクルを超える 間ローにアサートされる。

【0044】図4に戻り、これを参照する。信号POR T_BUSY*は、それぞれのポートが半二重モードで 送信中であるか受信中であるか、あるいはそのポートが いつ全二重モードで送信しているかを表示するために使 用される。リード・データ信号READ_OUT_PK T[5:0]*dEPSM210kPy-hoth (5:0)れぞれのQCデバイス202に対し、それぞれの受信F IFO302からのデータをデータ信号DATA[3 1:0]上に置くことを通知する。同様にして、ライト · データ信号WRITE_IN_PKT[5:0]*は EPSM210にアサートされて、それぞれのQCデバ イス202に対し、データ信号DATA[31:0]か らそれぞれの送信FIFO304にデータを取り出すこ とを通知する。さらに、類似の信号PCB_RD_OU T_PKT*、PCB_WR_IN_PKT*、および TPI_READ_OUT_PKT*, TPI_WRI TE_IN_PKT*がそれぞれTPI220およびC PU230用に含まれる。すべてのリードおよびライト 信号は、集合的にそれぞれREAD_OUT_PKTm

*およびWRITE_IN_PKTm*信号と呼称する。PORT_NO[1:0] ビットは、どの特定のポート104がHSB206上で実行されるサイクルに対してアドレスされているかを表示する。

【0045】信号SOP*は、パケットの先頭又はヘッ ダがHSB206上に転送されたときにパケットの開始 (Start Of Packet) を示す。A I __FCS__IN*信 号は、一般にSOP*およびWRITE_IN_PKT m*信号の1つとともに外部のデバイスにアサートさ れ、これにより、(QCデバイス202の1つの実施に 対して) L64381 デバイスが自動的にパケット内の データからCRC(巡回冗長検査(Cyclic Redundancy Check))値を計算し、そのCRCをパケットのFCS フィールドに挿入するようにする。QE110デバイス は付加的な機能のために、前述したように、AI_FC S_IN*信号をFBPN*信号と置換する。EOP* 信号は、HSB206上でデータ・パケットの最後のデ ータ転送が転送されたときにパケットの終了 (End Of P acket)を表示する。BYTE_VALID[3:0] *信号は、DATA (データ) 信号上の現在のワードに おいてどのバイトが有効であるかを表示する。 通常1つ のデータ・パケットはHSB206上での1回での転送 には大き過ぎ、従って各バス・サイクルではTBUS値 に等しいか又はこれより少ない量のデータが転送される ことに留意されたい。

【0046】各QCデバイス202が4つのポートのそれぞれを10Base-Tイーサネット・ポートとして動作させる点が理解できる。また、EPSM210がQCバス204を介してQCデバイス202のすべてのレジスタに読み書きのアクセスができるということが理解できる。さらに、EPSM210はHSB206を介して受信FIFO302のすべてからデータを書き込む。送信FIFO304のすべてにデータを書き込む。

【0047】図9は、HSB206上での同時リード及 びライト・サイクルを図解する例示的なタイミング図で ある。このタイミング図の一番上にサイクルのタイプを 示しており、2つの同時リード及びライト・サイクルが 順次実行される。CLK、CLK_2、STROBE * READ_OUT_PKTm* WRITE_IN $_PKTm*.PORT_NO[1:0].DATA$ [31:0]、およびABORT_OUT*信号をこの タイミング図のY軸(すなわち縦軸)に書いて示し、そ れに対して時間をX軸(すなわち横軸)に書いている。 同時リード及びライト・サイクルには2種類があって、 それらは特定の構成に依存して実行される。最初の一般 的なタイプの同時サイクルについて、QCデバイス20 2がラッチ324および326を含むQE110デバイ スで実施される場合は、なんら追加的な策を要せず同時 リード及びライト・サイクルが実行される。これに代わ って、もしQCデバイス202がL64381デバイス で実施される場合、外部のラッチおよび選択ロジック (示さず)が追加され、PORT_NO信号がHSB2 06上でアサートされたとき、これをラッチする。2番目の特殊なタイプの同時リード及びライト・サイクルは、何も補強せずL64381デバイスで実行される。ただし、それはPORT_NO信号が同じであるときのみ且つQCデバイス202が異なるときのみに限られる

【0048】EPSM210は、例えばリード、ライト、同時リード及びライト、背圧などといった、実行すべきサイクルのタイプを決定する。リード・サイクルは一般にREAD_OUT_PKTm*信号の1つのアサートによって指示され、ライト・サイクルは通常WRITE_IN_PKTm*信号の1つのアサートによって指示される。同時リード及びライト・サイクルは、READ_OUT_PKTm*信号とWRITE_IN_PKTm*信号の同時のアサートによって指示される。EPSM210は、例えば、後に詳述するように両ポートともカットスルー(CT)モードで動作すべくコンフィギュレーションされている場合のみのような、特定の条件の下で2つのポート間で同時リード及びライトを行う。

【0049】同時サイクルの期間中、EPSM210は 3番目のCLKサイクルの始まりでREAD_OUT_ PKTm*信号の1つをローにアサートしてQCデバイ ス202の1つまたはTPI220を指示し、3番目の CLKサイクル中にPORT_NO[1:0]信号上に 当該のポート番号をアサートして、アサートされた特定 のREAD_OUT_PKTm*信号で識別されるQC デバイス202の4ポートのうちの1つを指示する。特 定のREAD_OUT_PKTm*信号で識別されるQ Cデバイス202は、3番目のCLKサイクルにおいて PORT_NO[1:0]信号をラッチし、読み出され る特定のポートを判断する。例えば、QCデバイス20 2を実施するQE110デバイスは、PORT_NO [1:0] 信号をラッチするリード・ラッチ324を用 いて構成される。また、TPI220は同様のリード・ ラッチ819b (図31)を含み、これは、もしREA D_OUT_PKT[6]*信号で指示されていれば、 3番目のCLKサイクルにおいてPORT_NO[1: 0] 信号をラッチする。あるいは、もしQCデバイス2 02の機能遂行に用いられるデバイスがL64381デ バイスであれば、外部のラッチがこの目的に使用され る。この時点で、識別されたポート0~ポート27の特 定のポートがHSB206上でリード・サイクルのソー ス・ポートとして指示されている。

【0050】EPSM210は、次に4番目のCLKサイクルの始めでWRITE_IN_PKTm*信号の1つをローにアサートして、QCデバイス202の同じ又は他のものまたはTPI220を指示し、4番目のCL

Kサイクル中にPORT_NO[1:0]信号上に適当 なポート番号をアサートし、アサートされた特定のWR ITE_IN_PKTm*信号で示されるデバイスの4 ポートのうち1つを指示する。特定のWRITE_IN _PKTm*信号で識別されるQCデバイス202は、 4番目のCLKサイクルにおいてPORT_NO[1: 0]信号をラッチし、書き込まれる特定のポートを判断 する。例えば、QCデバイス202の機能を実施するQ E110デバイスは、第4のCLKサイクルにおいてP ORT_NO[1:0]信号をラッチするためのライト ·ラッチ326を用いて構成される。また、TPI22 Oは、もしWRITE_IN_PKT[6]*信号で指 示されたならば、4番目のCLKサイクルにおいてPO RT_NO[1:0]信号をラッチするための同様のラ イト・ラッチ819bを含む。このようにして、ポート 0~ポート27の他のいずれかのポートがHSB206 上のライト・サイクルの宛て先ポートとして指示され、 そのライト・サイクルは指示されたばかりのリード・サ イクルと同時に実行される。ソース・ポートと宛て先ポ ートは、同一のQCデバイス202上か、TPI220 の2つのポート間か、異なるQCデバイス202間のい ずれに存在し得る。しかし、示した実施例においては、 同時リード及びライト・サイクルは、QCデバイス20 2のポート104の1つとTPI220のポート110 の1つとの間では、データ転送の速度が違うために実行 されない。

【0051】CLK信号の次のサイクルで、パケット・ データはHSB206を介して転送、あるいはソース・ ポートから読み出され、直接に宛て先ポートに書き込ま れ、その際EPSM210あるいはメモリ212には格 納されない。データ転送は、実施例によって異なるが幾 つかのバイトを転送するためにサイクル5、6、7、お よび8で実行される。例えば、L64381デバイスに 関しては64バイトまでが転送され、QE110デバイ スでは256バイトまでが転送される。データ転送に4 つのCLKサイクルを示しているが、送るべきデータの 量によっては1、2あるいは4のCLKサイクルで転送 される場合もあり得る。新しパケットに関しては、最初 に通常のリード・サイクルが実行されてソースおよび宛 て先のMACアドレスがEPSM210に供給され、こ れが後に詳述するハッシュ手順を実行し、もし既知であ れば、宛て先ポート番号を決定する。受信先(宛て先) ポート番号が分かり、そしてもし宛て先ポートが1つだ けであれば、必要に応じてパケットの残存部分のいずれ かの部分あるいは全部について、同時リード及びライト 動作を実行することができる。

【0052】もしPORT_NO信号が同じであるが、 2つの異なったポート間であり、従って2つの異なった QCデバイス202間であるならば、特殊なタイプの同 時リード及びライト・サイクルが実行される。図9では このケースも図解しているが、サイクル全体を通してPORT_NO信号が不変のままであるという点が例外である。PORT_NO信号が変わらないので、ラッチ324、326は不要である。従って、このタイプの同時サイクルは2つの異なるL64381デバイス間で、外部にラッチや選択ロジックを必要とせずに実行することができる。EPSM210は、送信元(ソース)と宛て先のボート間でPORT_NO信号が等しいこと、および2つの異なったQCデバイス202が用いられることを判断してから、説明したように同時サイクルを実行する。

【0053】図9に図解されているように、2回目の同 時リード及びライト転送は6番目のCLKサイクルで発 生し、PORT_NO[1:0]信号が7番目、8番目 および9番目のサイクルにおいて、それぞれ、リード・ モード、リード・ポート番号、およびライト・ポート番 号でアサートされる。それに応答して、READ_OU T_PKTm*信号は7番目のCLKサイクルに対して デアサート (de-assert) される。同様に、WRITE __IN__PKTm*信号は8番目のCLKサイクルに対 してデアサートされる。この2回目の同時サイクルは、 同一データ・パケットの続きのない連続したデータを供 給するための最初の同時サイクルの続きか、あるいはま ったく異なったデータ・パケットの開始のいずれかであ る。同一パケットの連続したデータについては、ソース および宛て先のポートは同じである。しかし、ソース・ ポートまたは宛て先ポートあるいはその両方は、異なる パケットのデータを転送する2回目の同時サイクルでは 同一のものではないこともある。

【0054】図10は、HSB206上で同時リード及 びライト・サイクルを実行する手順を示すフローチャー トである。最初のステップ330で、EPSM210 は、ソース・ポートと宛て先ポートの間でのHSB20 6上での同時リード及びライト・サイクルが実行可能か どうかを判断する。EPSM210は、それから次のス テップ332で、ソース・ポートを識別するための適当 な信号をアサートする。これは、HSB206上でPO RT_NO信号を用いてソースまたは「リード」ポート の番号をアサートすることによって、及び適当なREA D OUT PKTm*信号をアサートすることによっ て行われる。次のステップ334では、識別されたソー ス・ポート・デバイスがその識別(アイデンティフィケ ーション) 信号を検知もしくは格納する。ラッチを伴わ ない特殊な同時サイクルでは、QCデバイス202がH SB206上でREAD_OUT_PKTm*信号を検 知し、続いてPORT_NO信号を検知して、リード・ サイクルの準備を開始する。ラッチを用いる一般的な同 時サイクルでは、指示されたQCデバイス202あるい はTPI220がステップ334でリード・ポート番号 をラッチし、リード・サイクルの準備を開始する。

【0055】次のステップ336では、EPSM210 は宛て先ポートを識別するための適当な信号をアサート する。特殊な同時サイクルでは、EPSM210は適当 なWRITE_IN_PKTm*信号をアサートし、同 じPORT_NO信号を維持する。一般の場合では、ス テップ336において、EPSM210はまた、HSB 206上に宛て先または「ライト」ポート番号を適当な WRITE_IN_PKTm*信号とともにアサートす る。続くステップ338では、識別された宛て先ポート デバイスがその識別信号を検知もしくは格納する。ラ ッチを伴わない特殊な同時サイクルでは、示されたQC デバイス202がHSB206上でWRITE_IN_ PKTm*信号を検知し、続いてPORT_NO信号を 検知して、ライト・サイクルの準備を開始する。一般的 な場合では、指示されたQCデバイス202あるいはT PI220が、ステップ338、で宛て先またはライト ・ポート番号をラッチする。最後に、同時リード及びラ イト・サイクルのステップ340で、ここで指示された ソース・ポートがHSB206上にデータを送出し、指 示された宛て先ポートがHSB206からデータを読み

【0056】同時リード及びライト動作は、パケット・データの各転送にただ1つのバスしか必要としないため、最速タイプのデータ転送サイクルである。後に詳述するように、通常のCTモードの動作では少なくとも2回の転送が必要である。すなわち、1つはソース・ポートからEPSM210へ、そしてもう1つはEPSM210から宛て先ポートへの転送であって、これは同じデータに対してHSB206上で2つの別のサイクルが必要となる。同時リード及びライト・サイクルは、HSB206上で同一のデータについて1回で直接の転送を要し、それによりHSB206の帯域幅が増大する。その他、幾つかの暫定的なCTや蓄積転送(SnF)モードを含むより遅いモードもあり、その場合、パケット・データはメモリ212に書き込まれてから宛て先ポートに転送される。

【0057】次に図11を参照すると、EPSM210の簡略なブロック図で、データの流れとコンフィギュレーション・レジスタを図解している。EPSM210は、HSBコントローラ・ブロック(HCB)404、およびプロセッサ制御ブロック(PCB)406という3つの主要セクションを含む。QCインタフェース410はHSB206をEPSM210のHCB402に結合する。QCインタフェース410の他側には1組のバッファ、すなわちFIFO412が結合されており、これらのFIFO412には受信FIFO、送信FIFO、および本明細書で後に詳述するカットスルーFIFOが含まれる。FIFO412の他側(図12のCTバッファ528を除く)は、MCBインタフェース414を介

してMCB404に結合されており、そのMCBインタ フェース414は適当なバス420を介してMCB40 4内のHCBインタフェース418に結合されている。 HCBインタフェース418はさらにメモリ・インタフ ェース422に結合され、メモリ・インタフェース42 2はメモリ・バス214を介してメモリ212に結合さ れる。メモリ・インタフェース422はさらにPCBイ ンタフェース424の一側に結合されており、そのPC Bインタフェース424の他側は適当なMCBバス42 8を介してPCB406内のMCBインタフェース42 6の一側に結合されている。MCBインタフェース42 6の他側は1組のFIFO430の一側に結合されてお り、FIFO430がさらにPCB406内のCPUイ ンタフェース432に結合されている。CPUインタフ ェース432はQC/CPUバス204およびCPUバ ス218に結合される。CPUインタフェース432は さらにPCB406内の第2の組のFIFO434の一 側に結合されており、FIFO434の他側はQC/H CBインタフェース436に結合されている。QC/H CBインタフェース436の他側は適当なHCBバス4 38を介してQCインタフェース410に結合されてい る。

【0058】PCB406とCPU230に関連するHCBバス438のPCB_BUF_AVAIL*、PCB_RD_OUT_PKT*、およびPCB_WR_IN_PKT*信号は、それぞれ、BUF_AVAILm*、PKT_AVAILm*、READ_OUT_PKTm*、およびWRITE_IN_PKTm*信号に含まれていることに留意されたい。示した本実施例において、HCBバス438はHSB206と類似しており、本質的にはEPSM210内のHSB206の内部バージョンである。PCB406は、HCB402に対してポート104のそれぞれおよびTPI220と同様の働きをする。このようにして、CPU230はPCB406の動作を通じて、HCB402に対する追加的なポート(PORT28)として動作する。

【0059】CPUインタフェース432はバス442を介してレジスタ・インタフェース440に結合され、レジスタ・インタフェース440はさらにレジスタ・バス444に結合される。レジスタ・バス444はHCB402内の1組のHCBコンフィギュレーション・レジスタ448に結合される。このようにして、CPU230は、CPUインタフェース432とレジスタ・インタフェース440を介し、HCBコンフィギュレーション・レジスタ446およびMCBコンフィギュレーション・レジスタ448の両方のレジスタの初期設定とプログラミングを行う。

【0060】MCBコンフィギュレーション・レジスタ

448は、ポートおよびメモリ212に関連する相当な量のコンフィギュレーション情報の格納に使用される。例えば、MCBコンフィギュレーション・レジスタ448は、各ポートが学習(LRN)状態か転送(FWD)状態かブロック(閉じた)(BLK)状態か聴取(LST)状態か又はディスエーブル(DIS)状態かを示すポート状態情報、メモリ・セクタ情報、メモリ・バス214のバス使用情報、ドロップされたパケットの数、ハッシュ・テーブル定義、メモリ・スレッショルド、もしあれば機密保護ポートのアイデンスレッショルド、もしあれば機密保護ポートのアイデンス・ビット、割り込みマスクビット、ポーリング・ソース・ビットなどを含む。

【0061】EPSM210の説明では、CPU230はコンフィギュレーションおよび制御の目的で、QCデバイス202およびメモリ212にアクセスできることを述べている。EPSM210とのHSB206を用いる主たるデータ・フローはFIFO412とメモリ212を通じてのものであるが、HSB206とCPU230との間でも、HCBバス438およびEPSM210の関連するFIFO及びインタフェースを介したデータ・フローも発生する。

【0062】次に図12を参照すると、HCB402の 詳細なブロック図が示されている。HCBバス438は PCB406にインタフェースするためのHSB206 の内部バージョンであり、そこでバス206と438を 一括してHSB206と呼称する。ポーリング・ロジッ ク501は、HSB206、1組のローカル・レジスタ 506、およびHCBコンフィギュレーション・レジス タ446に結合されている。ポーリング・ロジック50 1は、CLK信号を受信し、ポート104、110およ びPCB406を問い合わせるべくQCデバイス202 およびTPI220へのSTROBE*信号を周期的に アサートする。ポーリング・ロジック501は、QCデ バイス202およびTPI220からの多重化されたP KT_AVAILm*およびBUF_AVAILm*信 号をモニタする。ここで、各QCデバイス202および TPI220は、前述したように、その4つのポート1 04、110の状態をそれぞれ供給する。TPI220 はPKT_AVAIL[6]*およびBUF_AVAI L[6]*信号で応答し、PCB406はPKT_AV AIL[7]*およびBUF_AVAIL[7]*信号 で応答する。

【0063】ポーリング・ロジック501は受信(R X)ポーリング状態マシン502を含み、これでPKT _AVAILm*信号を見直し(リビューし、revie w)、レジスタ506内の受信リスト(RECEIVE LIST) 509を更新する。同様に、ポーリング・ロジック50 1は送信(TX)ポーリング状態マシン503を含み、これでBUF_AVAILm*信号を見直し、レジスタ 506内の送信リスト(TRANSMIT LIST)510を更新する。もしHCBコンフィギュレーション・レジスタ446におけるWTPRIORITYフラグがCPU230によってセットされれば、RXボーリング状態マシン502およびTXボーリング状態マシン503の両方は、HCBコンフィギュレーション・レジスタ446内の1組のウエイト・ファクタ(WEIGHT FACTORS)508使用して、後に詳述するように、それぞれ受信リスト509および送信リスト510をプログラミングする。HCBコンフィギュレーション・レジスタ446はまた1組のCT_SNFレジスタ507を含んでおり、これがCPU230にプログラミングされ、対応するボートがソース・ボートあるいは宛て先ボートである場合、所望される動作モードをCTとSnFとの間で決定する。

【0064】レジスタ506は、ラッチ、フリップ・フ ロップ、スタティックRAM (SRAM)、DRAMデ バイスなどのような、EPSM210の実施に従っての 任意の様式で実施され、複数の状態および制御(コント ロール)のレジスタ又はバッファを含む。受信リストラ 09は、各ポートの相対的受信状態(ステータス)およ び優先度(優先順位)を示す複数のレジスタ値を含む。 同様に、送信リスト510は、各ポートの相対的送信ス テータスおよび優先度を示す複数のレジスタ値を含む。 PRカウント (RPCOUNT)・レジスタ511aは、各ポ ートが外部のネットワーク・デバイスからパケット・デ ータを受信したとき、その受信ポートに相対的な受信優 先順位を割り当てるためにRXポーリング状態マシン5 O2によって使用されるPRカウント (RPCOUNT) 番号 を格納している。もしくは、RXポーリング状態マシン 502はウエイト・ファクタ508からの対応するウエ イト(重み)・ファクタを使用する。同様に、TPカウ ント (TPCOUNT) · レジスタ511bは、ポートによっ て外部のネットワーク・デバイスへ送信できるパケット ・データがあり、ポートが送信のためのデータを収容可 能なとき、そのポートに相対的な送信優先順位を割り当 てるためにTXポーリング状態マシン503によって使 用されるTPカウント (TPCOUNT) 番号を格納する。も しくは、TXポーリング状態マシン502はウエイト・ ファクタ508からの対応するウエイト・ファクタを使 用する。相対的アービトレーション・カウント番号RX ニューカウント (RXNEWCNT)、RXACTカウント (RX ACTCNT)、TXニューカウント(TXNEWCNT)およびYX CTカウント (TXCTCNT) は、それぞれ、レジスタRX ニューカウント511c、RXACTカウント511 d、TXニューカウント511eおよびTXCTカウン ト511fに格納される。

【0065】HCB402は、レジスタ506および446内のデータを調べてHSB206上で実行されたサイクルのタイプを判断するために結合されたアービトレーション・ロジック504を含む。HSBコントローラ

505は、EPSM210とHSB206との間のデー タ・フローをコントロールするために、HSB206上 で実行される各サイクルを実行及び制御する。HSBコ ントローラ505は、状態ビットを変更するためにレジ スタ506に結合される。HSBコントローラ505 は、各サイクルのタイプのアイデンティフィケーション をアービトレーション・ロジック504から受け取る。 アービトレーション・ロジック504は、新パケット受 信(RX NW)アービタ513、受信アクティブ(R X ACT) アービタ514、新パケット送信(TX NW) アービタ515および送信カットスルー (TX) CT) アービタ516の全部で4つのデータ・アービタ に結合されたメイン (MAIN) · アービタ512を含む。 メイン・アービタ512は、一般に、RX NWアービ タ513、RX ACTアービタ514、TX NWア ービタ515、およびTX CTアービタ516の間で 選択を行い、各アービタは調停(仲裁)を行って次のサ イクルを決める。メイン・アービタ512は、必要に応 じて条件に適ったいずれかの優先順位スキームを用い る。例えば、示した実施例においては、メイン・アービ タ512はラウンドロビン優先順位スキームを採用す る。

【0066】FIFO412は任意の望ましい様式で実 施される。示した実施例においては、2つの受信バッフ ァ、RX BUF520および522でRX FIFO を実現しており、データは1つのバッファへの書き込み 中に他のバッファから読み出され、また、その逆も行わ れる。また、2つの送信バッファ、TX BUF524 および526が用意されており、RX BUF520お よび522と同様に動作する。FIFO412は、少な くとも1つのカットスルー・バッファ、CTBUF52 8も含む。RX BUF520および522は両方とも 64バイトのバッファであり、それぞれが両方向のデー タ・フローを実現するためにHSB206との双方向デ ータ・インタフェース、およびRX MCBインタフェ ース530を介してMCB404にデータを送るための 単向インタフェースを含む。TX BUF524および 526は両方とも64バイトのバッファであり、HSB 206とTX MCBインタフェース531との間に結 合されている。TX BUF524および526は、T X MCBインタフェース531を介してMCB404 からデータを受け取り、データをHSB206に送る。 CT BUF528は64バイトのバッファであり、H SB206との双方向インタフェースを有する。FIF Oコントロール・ブロック529は、FIFO520、 522、524、および526のデータ・フローを制御 するため、及びRX MCBインタフェースおよびTX MCBインタフェース530、531を介してアサー トされた特定の状態信号を検知するため、及び後に詳述 するように、レジスタ506内の特定のビットをセット

するために、レジスタ506、HSBコントローラ50 5、RX BUF520と522、TX BUF524 と526、CT BUF528、RX MCBインタフェース530およびTX MCBインタフェース531 に結合している。

【0067】バス420は、RX MCBインタフェー ス530、TX MCBインタフェース531、ハッシ ュ要求ロジック(ハッシュ・リクエスト・ロジック)及 びMCBインタフェース (HASH REQ LOGICと呼ぶ) 53 2. および送信アービタ要求ロジック(TX ARBリ クエスト・ロジック)及びMCBインタフェース(TXAR B REQ LOGICと呼ぶ)533を介してHCB402をM CB404にインタフェースするための複数のデータお よび制御信号を含む。HSBコントローラ505は、ポ ート0~ポート28の1つからのそれぞれの新しいパケ ットのヘッダをRX BUF520と522の1つに、 及びHASH REQ LOGIC532にコピーす る。ヘッダは、サイズが少なくとも3つのDWORD (それぞれ32ビット)すなわち96ビットであり、ソ ースと宛て先の両方のMACアドレスを含む。HASH REQ LOGIC532は、MCB404によって 実行されるハッシュの手順を要求し、適当なビットをレ ジスタ506にセットする。このハッシュ手順は、パケ ットに対して取られる適当な動作を決定するために行わ れる。

【0068】示した実施例において、新しパケットのへ ッダを受け取った後、HASH REQ LOGIC5 32はMCB404へ信号HASH_REQ*をアサー トし、HASH_DA_SA[15:0]信号上に48 ビットのMACの宛て先およびソース・アドレスおよび 8ビットのソース・ポート番号を多重化する。MCB4 04はHASH_REQ*信号を検知し、ハッシュ手順 を実行し、そしてHASH REQ LOGIC532 へ信号HASH_DONE*をアサートする。MCB4 04は、状況が許せば、信号HASH_DSTPRT [4:0]、HASH_STATUS[1:0]、及び HASH_BP*67サートする。HASH_STAT US [1:0] 信号は次の4種類の結果の1つを表示す る。すなわち、それらは、パケットをドロップするため の00b=DROP_PKT(bは2進数を示す)、ブ ロードキャスト(同報通信)(BC)パケットに対して の01b=GROUP_BC、宛て先ポートが未知であ り、従ってBCパケットであるという10b=MISS _BC、および単一の宛て先ポートへのユニキャスト・ パケットを示す11b=FORWARD_PKTであ る。もしHASH_STATUS[1:0]=FORW ARD_PKTであれば、HASH_DSTPRT [4:0]信号が、そのパケットの宛て先ポートを指定 する2進数のボート番号とともにアサートされる。HA SH_BP*信号は、もし背圧がイネーブルとなってい て適用可能であれば、MCB404が判断したメモリ2 12におけるスレッショルド・オーバーフロー状態に起 因して、背圧を示すためにアサートされる。

【0069】一定のしきい(スレッショルド)値が、メモリ212全体に対して、特定のタイプのパケット(例えばBCパケット)に対して、及びポートごとに設定される。しきい値に達したとき、従ってメモリ212にもう1つのパケットを入れるとスレッショルド条件を侵すことになる場合、そのパケットのドロップの如何はネットワーク・スイッチ102が決定する。送信側のデバイスは最終的にそのパケットがドロップされたことを検知し、そのパケットを再送信する。或るスレッショルド条件に違反があった場合、もし背圧がイネーブルとなっていてソース・ポートが半二重モードで動作していれば、HASH_BP*信号がアサートされる。

[0070] HASH REQ LOGIC5324H ASH__BP*信号を検知して、例えばソース・ポート と宛て先ポートが同じかのように、HASH_STAT US [1:0] = DROP_PKTであるかどうかを判 断する。もしHASH_STATUS[1:0]=DR OP_PKTであれば、そのパケットはドロップされる べきものであるから、それ以上の動作は不要である。も LHASH_STATUS[1:0]&DROP_PK Tが等しくなければ、HASH REQ LOGIC5 $324HASH_STATUS[1:0] = FORWA$ RD_PKTであるかどうかを判断し、そのパケットは CT BUF528を介してCTモードで転送されるこ とになり、可能性としてメモリ212が避けられる。も し宛て先ポートが使用中(ビジー)であるか、またはも しHASH_STATUS[1:0]がパケットのドロ ップあるいは転送を指示しなければ、HASH REQ LOGIC532が、データを受信するポートに対して 背圧サイクルを実行するようHSBコントローラ505 に指示する。

【0071】SnF動作の間、EPSM210は、パケ ットのいずれかの部分を宛て先ポートへ送信する前に、 パケット全体を受信してメモリ212に格納する。パケ ットの受信が完了後であって、もし宛て先ポートが既知 であれば、そのパケットは、使用されている特定のアー ビトレーション・スキームに従って、可能なときに宛て 先ポートに送られる。CT動作を適用する場合、両方の ポートがCT_SNFレジスタ507内でCTモードに プリセットされ、両ポートが同一速度で動作し、そして 宛て先ポートのTBUS設定がソース・ポートのTBU S設定と比べて等しい又は大きい。100Mbpsのイ ーサネット・ポート、ポート24~ポート27の実現に TLAN226を使用するここに示した特定の実施例に おいて、TLANは送信に先立ってパケット全体のサイ ズが必要であるため、ポート24~ポート27について CTモードは実行されない。また、示した実施例ではT BUSの値が等しいことが要件である。本発明は、これら様々な設計上の問題には制約されない。CTモードでの動作中、EPSM210は指示された宛て先ポートに対して、もしこれがビジーでなければ、データを送信するために、データを適当なQCデバイス202に供給する。パケット・データはメモリ212には転送されず、ソース・ポートと宛て先ポートの間のFIFO412を通じて緩衝格納(バッファ記憶)される。

【0072】もし受信したパケットの先頭で受信先のポートがビジーであれば、データは暫定的(interim)C T動作モードに従って、ソース・ポートと宛て先ポートの間のメモリ212内でバッファされる。しかし、パケット部は宛て先ポートによる送信に直ちに使用可能であって、宛て先ポートへの転送に、パケット全体の受け取り完了を待つ必要がない。安全対策として、暫定的CT動作モードを無効とし、その特定のパケットのための動作を次のパケットのSnFモードに切り替えるメカニズムが適用できる。

【0073】CTモードでのパケット転送中に、例えば宛て先ポートの停止のような何らかの理由で宛て先ポートがそれ以上のデータの受信をできなくなった場合、動作はミッドパケット(mid-packet)暫定CTモードに切り替えられる。ミッドパケット暫定CTモードの間、FIFO412内のパケット・データはメモリ212へ送られ、その後宛て先ポートがさらにデータを受信することができるときにパケット・データがそのポートによらたれる。他の後続の受信されたパケットが、同じ停止したボートによる送信のために他のボートによって受信され、これら後続のパケットはそのボートに対する対応する送信チェーン内に入れられるので、ミッドパケット暫定CTモードに切り替えられたパケットの残りの部分は順序の適性化を意図してその送信チェーンの先頭に置かれることに留意されたい。

【0074】もう1つのモードは適応(アダプティブ) SnFモードと呼ばれる。パケットがCT動作モードで 転送されている間、CPU230は、ポート104、1 10、およびPCB406のいずれか1つまたはそれ以 上に「ラント (runt)」、「オーバーラン」、「ジャバ ー (jabber)」、遅刻衝突 (レイト・コリージョン、la te collision)、FCSエラーなどの誤りが相当回数発 生するかどうかを判定するために、それらのアクティビ ティの監視及び追跡を行っている。ラントはデータが一 定の最少量に満たないパケットで、示した本実施例にお けるその最小サイズは64バイトである。オーバーラン はデータが一定の最多量より多いパケットで、イーサネ ット標準に従って示されている本実施例におけるその最 大サイズは1518バイトである。 ジャバーはサイズが 最大サイズ (イーサネットではの1518バイト) を超 えており、無効なCRC(巡回冗長検査、(Cyclic Red undancy Check))値が入っているパケットである。通

常、このような誤りのあるパケットはドロップされ、シ ステム内に伝播されることはない。適応SnFモードに ついては、もしポート104がCTモードで動作してい て、このような誤りの発生がCPU230が判断すると ころでは頻繁であると、CPU230は誤りが訂正また は除去されるまで、そのポートにプリセットされている モードをCT動作からSnF動作に切り替える。各TL AN226のポート110の動作も同様であるが、パケ ット・データがTPI220を通じてHSB206を介 してEPSM210に入り、送信の前にメモリ212に 格納されるという点が異なる。TPI220は、実際上 PCIバス222とHSB206との間のブリッジとし て動作する。TLAN226が外部のネットワークにパ ケットを送信する前にはパケット全体の長さが必要であ り、従って、各パケットはTLAN226の1つによっ て再送信される前に、そのパケットが受信されてその全 体がメモリ212に格納される。さらに、QCデバイス 202による送信用にTLAN226が受け取るデー タ、およびTLAN226による送信のためにQCデバ イス202が受け取るデータは、示した実施例における デバイス202と226の間の速度の差が大きいため、 SnFモードで処理されてメモリ212に格納される。 【0075】RX MCBインタフェース530は、パ ケット・データがRX BUF520、522の1つに 入っていてメモリ212への転送準備完了状態にあると き、MCB404へRX_PKT_AVAIL*信号を アサートする。パケット・データはHCB402から転 送され、メモリ・データ出力バスMemDataOut あるいはMDO[31:0]を介してMCB404へ転 送される。スタティック信号MEM_EDOは、メモリ 212のタイプがEDOか同期DRAMであればアサー トされ、FPM DRAMであればアサートされない。 RX MCBインタフェース530は、RX_PKT_ AVAIL*信号を適宜にアサートしている間、他のい くつかの信号もアサートする。特に、RX MCBイン タフェース530は、1CLKサイクルに対してRX_ SRC_DST [4:0] 信号上にソース・ポート番号 を多重化し、続いて、RX_PKT_AVAIL*信号 をアサートしているときに、次のCLKサイクルの間 に、もし既知であれば、宛て先ポート番号を多重化す る。また、RX MCBインタフェース530は、選択 されたRX BUF520、522内の、信号RX_C NT[5:0]上のDWORDの数(マイナス1DWO RD)をアサートする。

【0076】RX MCBインタフェース530は、も しデータがパケットの始まりであれば信号RX_SOP *をRX_PKT_AVAIL*信号とともにアサート し、もしデータがそのパケットの終わりであれば信号R X_EOP*をRX_PKT_AVAIL*信号ととも にアサートする。RX MCBインタフェース530 は、パケットがCTモードで転送中であるが、暫定CT やミッドパケットCTモードの場合のようにメモリ21 2で緩衝格納されていれば、信号RX_CUT_THR U_SOP*を信号RX_PKT_AVAIL*および RX_SOP*とともにアサートする。特に、もし(! RX_CUT_THRU_SOP * & !RX_PKT AVAIL* & !RX_SOP*)であれば暫定C T(全パケット)が指示され、もし(!RX_CUT_ THRU_SOP * & !RX_PKT_AVAIL * & RX_SOP*)であれば暫定CTミッドパケット が指示される。RX MCBインタフェース530は、 もし宛て先アドレスが未知であり、そしてパケットがB Cパケットであれば、信号RX_MISS_BC*をR X_PKT_AVAIL*およびRX_SOP*信号と ともにアサートする。RX MCBインタフェース53 Oは、もしヘッダ内でGROUP(グループ)ビットが セットされていれば、従って、また。パケットがBCパ ケットであれば、信号RX_GROUP_BC*をRX _PKT_AVAIL*およびRX_SOP*信号とと もにアサートする。RX MCBインタフェース530 は、信号RX_END_BYTE[1:0]をRX_P KT_AVAIL*およびRX_EOP*信号とともに アサートし、パケット内の最終バイトのバイト・レーン (lane) を示す。

【0077】RX MCBインタフェース530は、ソース・ポートが送信中にABORT_OUT*信号をアサートしてパケット内における誤りの検知と表示を行えば、信号RX_ERROR*をRX_PKT_AVAIL*およびRX_EOP*信号とともにアサートする。FIFOオーバーラン、ラント・パケット、オーバーサイズのパケット、フレーム・チェック・シーケンス(FCS)・エラー、あるいはフェーズ・ロックト・ループ(PLL)エラーの検知のように、各種のエラー状況がポート104、110によってチェックされる。もしRX_ERROR*信号がアサートされると、ネットワーク・スイッチ102は、パケットがSnFモードで転送中であれば、そのパケットをドロップする。

【0078】MCB404は、アサートされたRX_PKT_AVAIL*信号を検知した後、そして前述のようにRX_PKT_AVAIL*信号でアサートされた関連の信号をラッチした後に、HCB402へのRX_ACK*信号をアサートする。MCB404は、次のDWORDのデータを受け取れる状態に入ったときRX_STB*信号をアサートする。MCB404は、HCB402がデータを要求する可能性があると判断したとき、信号RX_PKT_COMPLETE*をアサートする。とりわけMCB404は、CTモードのパケットに対してHCB402によってアサートされたRX_SOP*信号を検知した後にRX_PKT_COMPLETE*信号をアサートする。またMCB404は、Sn

Fモードのパケットに対してHCB402によってアサートされたRX_EOP*信号を検知した後にRX_PKT_COMPLETE*信号をアサートする。MCB404は、SnFパケットに関してRX_ERROR*信号がアサートされていた場合(RX_SOP*信号とともにアサートされていないRX_CUT_THRU*信号で示される状態)には、RX_PKT_COMPLETE*信号をアサートしない。MCB404は、MCB404が判断したメモリ212におけるオーバーフロー状態に起因してパケットがドロップされた場合、RX_PKT_COMPLETE*信号の代わりにHCB402へ信号RX_PKT_ABORTED*をアサートする。

[0079] TX ARB REQ LOGIC533 は、使用可能な宛て先ポートによる送信のためのデータ のメモリ212からの取り出し要求を、アービトレーシ ョン・ロジック504から受け取る。この要求は、一般 にTX NWアービタ515から出される。TX AR B REQ LOGIC533は、応答してMCB40 4へ送信要求信号TX_ARB_REQ*をアサート し、一方、信号TX ARB_PORT [4:0]上に 宛て先ポート番号を、及び信号TX_ARB_XSIZ E[2:0]に各データ部の最大転送長をアサートす る。TX BUF524および526について、最大転 送長は、000b=16バイト、001b=32バイ ト、010b=64バイト、011=128バイト、お よび100=256バイトとして定義される。MCB4 04はこれらの値をラッチし、TX ARB REQ LOGIC533へ肯定応答(アクノレッジ)信号TX _ARB_ACK*をアサートする。MCB404は、 要求されたデータをメモリ212から取り出し、そのデ ータをTX BUF524、526の1つに書き込む。 【0080】データはメモリ・データ入力バスMemD ataInまたはMDI[31:0]を介してHCB 402内のTX BUF 524、526へ転送され る。TXMCBインタフェース531は、TX BUF 524および526のいずれかがMCB404からの データの受け取りに使用可能であるとFIFO制御ブロ ック529が判断したとき、TX_BUF_AVAIL *をアサートする。MCB404は、使用可能なTX BUF 524あるいは526に格納すべくHCB40 2のTX MCBインタフェース531によるサンプリ ングの対象となるデータが存在するとき、ストローブ信 号TX_STB*をアサートする。MCB404は、デ ータの特性を識別するためにTX_STB*と同時にい くつかの信号もアサートする。特に、MCB404はT X_STB*信号とともに信号TX_SOP*をアサー トし、メモリ212からデータの始めを検出する。MC B404はTX STB*信号とともにTX_AIFC S*信号をアサートし、送信元ポートがCPU 230 を指示しているPCB406であるかどうかを判断する。MCB404はTX_STB*信号とともに信号TX_CNT[5:0]上の2進数をアサートする。ここで、TX_CNT[5:0]は選択したTX FIFOに書き込むDWORDの数(マイナス1DWORD)を表す。MCB404はTX_STB*信号とともに信号TX_EOP*をアサートし、メモリ212からパケットの終わりを検出する。MCB404はTX_EOP*およびTX_STB*信号とともにバッファ・チェーン終結信号TX_EOBCもアサートし、メモリ212内に特定の受信先ポートに宛てたデータが無くなったかどうかを確認する。MCB404はTX_EOP*およびTX_STB*信号とともにエンド・バイト信号もアサートしてパケット内の最終バイトのバイト・レーンを示す。

【0081】BCパケットについては、MCB404がMDI[31:0]信号上のBCビットマップをアサートしつつ信号BC_PORT_STB*をアサートする。FIFO制御ブロック529は、BC_PORT_STB*信号がアサートされたことを検知し、MDI[31:0]信号をラッチして結果を内部のBCBITMAP[28:0]レジスタ内に格納する。FIFO制御ブロック529は、TRANSMIT LIST 510内のメモリ・ビット配列TXMEMCYC[28:0]のビットを設定するときにBCBITMAPレジスタ内の値を用いる。

【0082】図13は、レジスタ506に属するいくつ かのレジスタの図解である。CT_SNFレジスタ50 7は、プログラミング可能な送信元ポート・モードのビ ット配列SRC CT_SNF[28:0]を含み、各 ビットはそれぞれポートPORT28からPORT0の 1つに対応しており、対応するポートが送信元ポートで ある場合にCTとSnF間における動作モードを指定す るためCPU 230によってプログラミングされる。 特に、特定のポートにSRC CT_SNFビットがセ ットされている場合、そのポートが送信元ポートとして 機能するときの動作モードとしてはCTモードが望まし い。SRC CT_SNFビットがクリアされている場 合は、そのポートが送信元ポートとして機能するときの 動作モードとしてはSnFモードが望ましい。同様に、 CT_SNFレジスタ507は、プログラミング可能な 受信先ポート・モードのビット配列DEST_CT_S NF [28:0]を含み、各ビットはそれぞれポートP ORT28からPORT0の1つに対応しており、対応 するポートがユニキャスト用の受信先ポートである場合 にCTとSnF間における動作モードを指定するためC PU230によってプログラミングされる。CTモード は、送信元と受信先の両方のポートがCT_SNFレジ スタ507でCTモードに指定されている場合にのみ望 ましい。

【0083】RECEIVE LIST 509は、対 応する受信優先権カウントを格納する複数のレジスタを 含む。優先権カウントはRXPORTBUFx[4: 0]カウントと呼ばれ、"x"はポート番号である。最 高32のポートに優先権を割り当てるために、示した実 施例においては各RXPORTBUFx [4:0]カウ ントは5ビットである。RECEIVE LIST 5 09は対応するポート・マスクビット配列RXPRTM SK [28:0]を含み、それぞれのRXPRTMSK ビットは初めにロジック〇、すなわち優先権がまだ割り 当てられていないとき、そしてそれぞれのPKT_AV AILm*信号がその後アサートされたときにRXポー リング・ステート・マシン502によってセットされ る。そのとき、RXポーリング状態マシン502は対応 するRXPORTBUFxレジスタ内に優先権番号を割 り当てる。割り当てられた優先権番号は、そのポートが サービスされるまで有効となっている。RXPRTMS Kがセットされている間、RXポーリング状態マシン5 O 2は対応する PKT_AVAILm * 信号のその後の アサートをマスクして、それ以上の要求を無視する。H SBコントローラ505は、新しいパケットの最初の転 送以外、それぞれのポートからそのパケットを転送する すべてのリード・サイクル期間中、RXPRTMSKビ ットをクリアする。HASH REQ LOGIC 5 32は、もしそのパケットがSnFの動作モードで転送 すべきものであれば、最初のリード・サイクル転送期間 中、RXPRTMSKビットをクリアする。HSBコン トローラ505は、もしそのパケットがCTの動作モー ドで転送されるものであれば、受信先ポートへの最初の ライト・サイクル転送期間中、RXPRTMSKビット をクリアする。

【0084】RECEIVE LIST 509はインキュー・ビットの配列RXINQUE [28:0]を含み、各ビットは対応するRXPRTMSKビットがセットされたときにセットされる。それぞれのRXINQU Eビットは優先権の値が有効であるか否か、そしてもし有効であればその対応するポートがアービトレーション・ロジック504による調停に委ねられるべきものであるかどうかを表示する。RXINQUEビットは、それぞれのポートが新しいパケットあるいはSnFパケットの続きを転送するための次のポートとして指定されるべくMAINアービタ512に付託されたとき、アービトレーション・ロジック504内のアービタによってクリアされる。

【0085】RECEIVE LIST 509は、それぞれのポートがメモリ212内にデータを受信すべきかどうかを示すメモリ・ビット配列RXMEMCYC [28:0]を含む。これは、SnFモード、暫定CTモード、および暫定ミッドパケットCTモードでの動作時に行われる指示である。HASH REQ LOGI

C 532は、SnFモードまたは暫定CTモードが決定したときに対応するRXMEMCYCビットをセットする。MAINアービタ512は、ミッドパケット暫定CTモードのパケットについて、もし受信先ポートが通常のCTモードの動作中に使用可能なバッファのスペースを表示しなければRXMEMCYCビットをセットする。HSBコントローラ505は、それぞれのポートについて、転送データの最終リード・サイクルでRXMEMCYCビットをクリアする。

【0086】RECEIVE LIST 509は、それぞれのポートが通常のCT動作モードでデータ・パケットを転送しているかどうかを表示するアクティブのCTのビット配列RXACTCYC[28:0]を含む。HASH REQ LOGIC 532は、CTモードのパケットについて対応するRXACTCYCビットをセットする。HSBコントローラ505は、対応するポートに関し、最終パケット・データのリード・サイクルでRXACTCYCビットをクリアする。MAINアービタ512は、ビットがCTモードを指示すべくセットされていて、MAINアービタ512がそのパケットをミッドパケット暫定CTモードのパケットに変更する場合にRXACTCYCビットをクリアする。

[0087] TRANSMIT LIST 510は、 対応する送信優先権カウントを格納する複数のレジスタ を含む。優先権カウントはTXPORTBUFx [4: 0] カウントと呼ばれ、"x"はポート番号である。最 高32のポートに優先権を割り当てるために、示した実 施例においては各TXPORTBUFx [4:0]カウ ントは5ビットである。TRANSMIT LIST 510は対応するポート・マスクビット配列TXPRT MSK「28:0]を含み、それぞれのTXPRTMS Kビットは初めにロジックO、すなわち優先権がまだ割 り当てられていないとき、そしてそれぞれのBUF_A VAILm*信号がその後アサートされたときにTXポ ーリング状態マシン503によってセットされる。その とき、TXポーリング状態マシン503は対応するTX PORTBUFxレジスタ内に優先権番号を割り当て る。割り当てられた優先権番号は、そのポートがサービ スされるまで有効となっている。TXPRTMSKがセ ットされている間、TXポーリング状態マシン503は 対応するBUF_AVAILm*信号のその後のアサー トをマスクして、それ以上の要求を無視する。HSBコ ントローラ505は、新しいパケットの最初の転送以 外、それぞれのポートからそのパケットを転送するすべ てのリード・サイクル期間中、TXPRTMSKビット をクリアする。HSBコントローラ505は、受信先ポ ートに対するパケット・データ転送のすべてのライト・ サイクル期間中、TXPRTMSKビットをクリアす

【0088】TRANSMIT LIST 510は待

ちインキュー・ビットの配列TXINQUE [28:0]を含み、各ビットは対応するTXPRTMSKビットがセットされたときにセットされる。それぞれのTXINQUEビットは優先権の値が有効であるか否か、そしてもし有効であればその対応するボートがアービトレーション・ロジック504による調停に委ねられるべきものであるかどうかを表示する。TXINQUEビットは、それぞれのポートが新しいパケット、あるいはSnFパケットの続きを転送するための次のポートとして指定されるべくMAINアービタ512に付託されたとき、アービトレーション・ロジック504内のアービタによってクリアされる。

[0089] TRANSMIT LIST 510は、 それぞれのポートがメモリ212から受け取ったデータ を送信すべきかどうかを示すメモリ・ビット配列TXM EMCYC [28:0]を含む。これは、SnFモー ド、暫定CTモード、および暫定ミッドパケットCTモ ードでの動作時に行われる指示である。FIFO制御ブ ロック529は、HCB 402からデータを受け取っ た後MCB404によるRX_PKT_COMPLET E*信号のアサートに応答して、1つまたは複数のTX MEMCYCビットをセットする。ユニキャストのパケ ットについては、TXMEMCYCビットが1つのみセ ットされる。BCパケットについては、FIFO制御ブ ロック529がそのBCBITMAPレジスタによって セットすべきTXMEMCYCビットを決定する。Sn Fモードのパケットに関しては、パケット全体がメモリ 212内への格納のためにMCB404に転送された後 でTXMEMCYCビットがセットされる。CTモード のパケットについては、ミッドパケット暫定モードCT パケットを含め、MCB404へのデータの最初のデー 夕転送中にTXMEMCYCビットがセットされる。H SBコントローラ505は、それぞれのポートへの転送 データの最終ライト・サイクルでTXMEMCYCビッ トをクリアする。これはMCB 404が、メモリ21 2内にはそのポートに対するデータが無くなった旨を示 すTX_EOBC*信号をアサートした場合も同じで、 TXMEMCYCビットがクリアされる。

【0090】TRANSMIT LIST 510は、RX BUF 520、522の1つにCTの動作モードでそれぞれの受信先ポートへ直接送信すべきデータがあるかどうかを表示するCTのビット配列TXCTCYC [28:0]を含む。HASH REQ LOGIC 532は、最初のパケット・データの転送で対応するTXCTCYCビットをセットする。HSBコントローラ505は、対応する受信先のポートに対するデータ転送の最終のライト・サイクルでTXCTCYCビットをクリアする。

【0091】TRANSMIT LIST 510は、 それぞれのポートがCT動作モードでデータ・パケット を転送しているかどうかを表すアクティブのCTのビット配列TXACTCYC[28:0]を含む。HASHREQ LOGIC 532は、そのパケットがCTモードで転送すべきものであると判断すれば、対応するTXACTCYCビットをセットする。FIFO制御ブロック529は、パケットがCTモードからミッドパケット暫定CTモードに変更されるとき、メモリ212への格納のためのMCB 404への最初のデータ転送の間にTXACTCYCビットをクリアする。HSBコントローラ505もパケットの最終転送でTXCTCYCビットをクリアする。

【0092】WEIGHT FACTORS508は、ポートPORT0~PORT28のそれぞれのについてポート・ウエイト・ファクタの配列PORTWTx [4:0]を含む。"x"は特定のポート番号を表す。PORTWTウエイト・ファクタは一意であって、ポートの優先権をユーザがプログラミングできるように、ユーザによって予めプログラミングされていることが望ましい。受信および送信の動作にそれぞれの異なったウエイト・ファクタを定義することができるが、示した実施例においては、受信と送信の両方のケースについて、各ポートに同じウエイト・ファクタを割り当てている。

【0093】図14は、RX受信ポーリング状態マシン 502の受信ポーリング動作を表す状態図である。RX 受信ポーリング状態マシン502の主たる機能は、PK T_AVAILm*信号のモニタ、優先権カウントRX PORTBUFxの割り当て、およびRECEIVE LIST 509内のRXPRTMSKビットの設定で ある。状態間の移り変わりは、CLK信号の遷移もしく はサイクルおよびSTROBE*信号の状態に基づいて いる。最初に、パワーアップとコンフィギュレーション で受信優先権カウント番号RPCOUNTはゼロに設定 され、RXポーリング状態マシン502は初期アイドリ ング状態550に入る。また、PKT_AVAILm* 信号に対応するRXINCCNTBY[7:0]論理ビ ットがクリアされる。RXポーリング状態マシン502 は、STROBE*信号がアサートされない間、すなわ ちSTROBE*信号がハイ、つまりロジック1のとき は状態550に留まっている。STROBE*信号がロ ウにアサートされたとき、動作は1CLK待ち状態(R xPollWait) 552に移る。

【0094】サンプリングで検知されたSTROBE*信号のアサートに応答して、QCデバイス202、TPI 220、およびPCB 406は、ひとつのCLKサイクル後にそれぞれPKT_AVAILm*信号、言い換えればPKT_AVAIL[7:0]*信号の対応する1つをアサートする。このようにして、動作はひとつのCLKサイクル後に状態554に進み、それぞれのPKT_AVAIL[7:0]*信号のボーリングを開始する。動作は状態554から状態556に入り、それ

から状態558さらに状態560へとCLK信号の経時 的なサイクルに追従して移る。動作は状態560から状 態554へ戻り、STROBE*信号がアサートされて いる間はこのループを継続する。しかし、STROBE *信号は周期的であり、1CLKサイクル間抑止され、 そして次の3CLKサイクル間再アサートされるのが望 ましい。こうして、もしSTROBE*信号がステップ 560でディアサートされると動作は状態550に戻 る。状態554、556、558、および560のそれ ぞれにおいて、初期アービトレーション・カウント論理 演算が実行すべき論理演算が残存するか否かを判断する RPCOUNT番号との比較におけるRXNEWCNT およびRXACTCNTの増分に基づいて実行される。 【0095】もしステップ554において初期アービト レーション・カウント論理演算が真であれば、それぞれ のQCデバイス202およびTPI 220の最初のポ ート、およびPCB 406について1~9と呼称する 9回の論理演算が実行される。ここで、最初の8動作は PORTO, PORT4, PORT8, PORT12, PORT16、PORT20、PORT24、およびP ORT28にそれぞれ対応する。8つのポート論理演算 1~8の各々について、PKT_AVAILm*信号の 対応する1つが対応するRXPRTMSKビットと比較 されて要求を受容するかどうかが決定される。RXPR TMSKビットが予めセットされていない場合にあり得 る事象であるが、もし1つのポートについて要求が受け 付けられると、そのポートにRXPORTBUFx優先 権番号が割り当てられる。また、対応するRXPRTM SKビットがロジック1にセットされてポートからのそ れ以上の要求をマスクし、そして対応するRXINCC NTBYビットがロジック1にセットされる。9番目の 論理演算はRPCOUNTの増分に実行される。

【0096】PORTOについて、もしPKT_AVA IL [0] *信号がアサートされないか、あるいはもし RXPRTMSK [0] がロジック1に等しいと、優先 権が既に設定されているのであって、それはPORTO がサービスされるまで変更されることはない。しかし、 もしPKT_AVAIL[0]*信号がロウにアサート され、かつRXPRTMSK[0]がロジックOであれ ば、対応する優先権カウントRXPORTBUFOはW TPRIORITYフラグがウエイト・ファクタに従っ て優先権を表示している場合、対応するウエイト・ファ クタRXPORTWTOに等しく設定される。しかし、 もしWTPRIORITYフラグが偽であれば、RXP ORTBUF 0はRPCOUNTに等しくセットされ る。そして、RXPRTMSK[0]およびRXINC CNTBYビットが両方ともロジック1にセットされ る。RXPRTMSK[0]マスクをセットすれば、P ORTOのさらなるポーリング要求を受け付けることに なる。RXINCCNTBYビットはPKT_AVAI L[0]*信号に対応しており、状態554における残りの論理演算に用いられてPORTOに優先権の値が設定されたことを表示する。

【0097】PORT4に対応する2番目の論理演算に おいて、もしPKT_AVAIL[1]*信号がアサー トされないか、あるいはもしRXPRTMSK[4]が ロジック1に等しいと、優先権が既に設定されているの であって、それはPORT4がサービスされるまで変更 されることはない。しかし、もしPKT_AVAIL [1]*信号がロウにアサートされ、かつRXPRTM SK [4] がロジック 0 であれば、対応する優先権カウ ントRXPORTBUF4はWTPRIORITYフラ グがウエイト・ファクタに従って優先権を表示している 場合、対応するウエイト・ファクタRXPORTWT4 に等しく設定される。しかし、もしWTPRIORIT Yフラグがが偽であれば、優先権カウントRXPORT BUF4 LRPCOUNT プラスRX INCCNTBY [0] くセットされる。このようにして、もしWTPR IORITYが偽であれば、RXPORTBUF4には PORTOに優先権の値が設定さされていない場合に優 先権番号としてRPCOUNTが割り当てられ、POR TOに優先権番号が設定されている場合はRPCOUN T+1の優先権番号が与えられる。これによって、PO RTOとPORT4に同じ優先権番号が割り当てられな いことが保証される。RXPRTMSK[4]はそれか らロジック1にセットされ、さらなるポーリング要求は 無視される。このようにして、各ポートに割り当てられ る優先権番号は、そのポートに予め決められたウエイト ・ファクタであるか、もしくは優先権番号はRPCOU NTに加えてより小さいポート番号と同時に割り当てら れた優先権番号を持っているポートの数である。

【0098】次の6つの論理演算は2番目の論理演算と 同様である。PCB 406に対応する8番目の論理演 算において、もしPKT_AVAIL[7]*信号がロ ウにアサートされていないか、あるいはもしRXPRT MSK [28] がロジック1に等しいと優先権が既に設 定されているのであって、それはPCB 406がサー ビスされるまで変更されることはない。しかし、もしP KT_AVAIL[1]*信号がロウにアサートされて いて、かつRXPRTMSK[28]がロジックOであ れば、対応するPCB 406の優先権カウントRXP ORTBUF 28tWTPRIOR I TYJ ラグがウエ イト・ファクタに従って優先権を表示している場合、対 応するウエイト・ファクタRXPORTWT28に等し く設定される。しかし、もしWTPRIORITYフラ グがが偽であれば、優先権カウントRXPORTBUF 28 trpcount プラスRXINCCNTBY

[6:0]の「ビット合計」に等しくセットされる。R XINCCNTBY[6:0]の「ビット合計」は、そ の前に7回のポート論理演算において割り当てられた優 先権番号の値の数である。従って、PCB 406に与えられる優先権番号は予め決められているウエイト・ファクタか、もしくはその優先権番号はRPCOUNTに加えてより小さいボート番号と同時に割り当てられた優先権番号を持っているボートの数である。9番目の論理演算は状態554で実行され、RPCOUNTを状態554において優先権が割り当てられたボートの数に等しいRXINCCNTBY[7:0]のビット合計だけ増分する。この演算により、状態556で実行される1組の論理演算のためにRPCOUNTが増分されることが保証される。

【0099】例えば、PKT_AVAIL[7]*信号 の最初の多重化されたビットに関連するすべてのポー ト、すなわちPORTO、PORT4、PORT8、P ORT12, PORT16, PORT20, PORT2 4、およびPORT28が状態554で同時に要求を出 し、RPCOUNTが最初から0のままで、前に設定さ れていて対応するようなRXPRTMSKビットが存在 せず、そしてWTPRIORITYが偽であれば、状態 554において対応する優先権カウントRXPORTB UFx(x=0、4、8、12、16、20、24、お よび28)に対し、それぞれ優先権番号0、1、2、 3、4、5、6、および7が割り当てられる。それから RPCOUNTが8に等しくセットされる。別の例とし て、サービスを要求しているポートがPORT4、PO RT12、およびPORT20のみの場合、もしWTP RIORITYが偽でRPCOUNTが3に設定されて いれば、優先権カウントRXPORTBUFx(x= 4、12、20) にそれぞれ0、1、および2の優先権 番号が割り当てられる。ビット合計の演算によって、複 数のポートが同時にサービスを要求しているとき、各ポ ートに一意の番号を与えられることが保証される。この ようにして、優先権番号は先着順、すなわちFCFS (First-Come, First-Serve d)の優先権スキームに従って割り当てられるが、同時 割り当ての処理には特定の順序が予め決められる。 【0100】状態556、558、および560におけ

【0100】状態556、558、および560における論理演算は、もし初期アービトレーション・カウント 論理演算が真で、それぞれのQCデバイス202および TPI 220の2番目のボート、つまり ボートPO RT1、PORT5、PORT9、PORT13、PO RT17、 PORT21、およびPORT25に関連するPKT_AVAIL[6:0]*信号に基づいた8つの論理演算が実行され、そして状態554の8番目の論理演算がCPU230へのボートPORT28について繰り返されれば、状態554での論理演算と同様である。状態558において、それぞれのQCデバイス202およびTPI220の3番目のポート、つまり ボートPORT2、PORT6、PORT10、PORT14、PORT18、 PORT22、およびPORT2

6に関連する7つの論理演算がPKT_AVAIL [6:0]*信号に基づいて実行され、状態554の8番目の論理演算がCPU 230へのポートPORT28について繰り返される。状態560において、それぞれのQCデバイス202およびTPI220の4番目のポート、つまり ポートPORT3、PORT7、PORT11、PORT15、PORT19、 PORT23、およびPORT27に関連する7つの論理演算がPKT_AVAIL[6:0]*信号に基づいて実行され、状態554の8番目の論理演算がCPU230へのポートPORT28について繰り返される。状態556、558、および560のそれぞれにおいて、最後の論理演算が実行されて前述と同様にRPCOUNTがRXINCCNTBYビットのビット合計だけ増分される。

【0101】図19は、TX送信ポーリング状態マシン 503の送信ポーリング動作を表す状態図である。TX 送信ポーリング状態マシン503の動作はRX受信ポー リング状態マシン502の動作と同様で、状態550、 **552、554、556、558、および560にそれ** ぞれ相似の状態561、562、564、566、55 8、および570を含む。しかし、TPCOUNTがR PCOUNTに代わり、初期アービトレーション・カウ ント論理演算は実行すべき論理演算が残存するかどうか を判断するTPCOUNT番号との比較におけるTXN EWCNTおよびTXACTCNTの増分に基づいて実 行される。BUF_AVAILm*信号がPKT_AV AILm*信号に代わり、TXPRTMSKビットがR XPRTMSKビットに代わる。また各ポートの等式で は、TXPRTMSKビットとTXMEMCYC、TX CTACTCYC、およびTXCTCYCビット配列の 対応するビットに基づいた論理項との論理積が求められ る。特に、EPSM 210またはメモリ212内に受 信先のポートが送信すべきデータがある場合にのみ当該 ポートに優先権が割り当てられるよう、TXMEMCY C、TXCTACTCYC、およびTXCTCYCビッ ト配列の論理和が求められる。さらに、TXPORTB UFx優先権カウントがRXPORTBUFx優先権カ ウントに代わり、TXPORTWTウエイト・ファクタ がRXPORTWTウエイト・ファクタに代わり、そし てTXINCCNTBYビットがRXINCCNTBY ビットに代わる。このようにして、各ポートおよびPC B 406の表示はSTROBE*信号に応答してBU F_AVAIL*信号のそれぞれ1つによるものとな り、TXポーリング状態マシン503はTPCOUNT を用い、FCFSあるいはウエイト・ファクタに基づい て優先権番号を割り当て、それに応じて優先権を設定す

【0102】要求しているポートの各々に対する優先権の割り当て、および対応するポーリング・マスクビット

の設定に備えてポーリング・ロジック501が周期的あるいは連続的にSTROBE*信号をトグルし、ポート104、110、およびPCB 406のそれぞれのPKT_AVAILm*信号を監視する機能は高い評価に値する。割り当てられる優先権は、もしWTPRIORITYが真であれば予めプログラミングされているウエイト・ファクタに基づくか、あるいはもしWTPRIORITYが偽であればFCFSに基づく。与えられた優先権は、そのポートがサービスされるまでそのままに留まっている。後述するように、最終的にそのポートはサービスを受け、そのマスクビットはクリアされる。

【0103】アービタ513~516は、いくつかのア ービトレーション・スキームの1つに基づいてポート1 04、110、およびPCB 406間における選択を 行う。ここで、特定のアービトレーション・スキームを ユーザがプログラミングすることも可能である。最初は ラウンドロビン法であって、これによりポートがPOR T1、PORT2、...、PORT28といったよう な任意の順序でチェックされるか、あるいはその順序は PORTWTxレジスタ内に予めプログラミングされて いるWEIGHT FACTORS 508で選択され る。示した実施例においては、ラウンドロビン法による 割り当てにWEIGHT FACTORSが用いられて おり、それぞれのRXPORTBUFxおよびTXPO RTBUFxカウントにプログラミングされている。R X NWアービタ513はRXNEWCNT優先権番号 を用いてこれを増分し、RX ACTアービタ514は RXACTCNT優先権番号を用いてこれを増分し、T X NWアービタ515はTXNEWCNT優先権番号 を用いてこれを増分し、TX CTアービタ516はT XCTCNT優先権番号を用いてこれを増分する。ラウ ンドロビン法では、RXアービタ513および514 は、それぞれRXINQUE [] の値を調べてサービス を要求しているアクティブな受信ポートの存在如何を確 認し、それからそのそれぞれの優先権番号(RXNEW CNT、RXACTCNT) をアクティブなポートのR XPORTBUF xカウント内の値と比較して次にサー ビスされるべきポートの有無を確認する。また、TXア ービタ515、516は、それぞれTXINQUE[] の値を調べてサービスを要求しているアクティブな送信 ポートの存在如何を確認し、それからそのそれぞれの優 先権番号 (TXNEWCNT、TXCTCNT)をアク ティブなポートのTXPORTBUFxカウント内のカ ウント値と比較して次にサービスされるべきポートの有 無を確認する。WEIGHT FACTORSは特定の 順序を決めるので、ポートはラウンドロビンの方式で序 列される。

【0104】2番目のアービトレーション・スキームは FCFSであり、その場合WTPRIORITYは偽で

あって、ポートはRXPORTBUFxおよびTXPO RTBUFx優先権番号で表されているサービスを要求 した順序でサービスを受ける。FCFSにおける動作 は、前述したようにRXPORTBUFxおよびTXP ORTBUFxカウントがRPCOUNTおよびTPC OUNTの値に従ってプログラミングされる点を除き、 ラウンドロビンの動作と同様である。この場合、RXア ービタ513および514は、それぞれRXINQUE 「〕の値を調べてサービスを要求しているアクティブな 受信ポートの存在如何を確認し、それからそのそれぞれ の優先権番号 (RXNEWCNT、RXACTCNT) をアクティブなポートのRXPORTBUF xカウント 内の値と比較して次にサービスされるべきポートの有無 を確認する。また、TXアービタ515、516は、そ れぞれTXINQUE[]の値を調べてサービスを要求 しているアクティブな送信ポートの存在如何を確認し、 それからそのそれぞれの優先権番号(TXNEWCN T、TXCTCNT)をアクティブなポートのTXPO RTBUFxカウント内のカウント値と比較して次にサ ービスされるべきポートの有無を確認する。RPCOU NTおよびTPCOUNTは特定の順序を決めるので、 ポートはFCFSの方式で序列される。

【0105】もう1つのスキームはウエイト優先権スキ ームであり、その場合WTPRIORITYは真であっ て、RXPORTWTxおよびTXPORTWTx番号 がRXPORTBUFxおよびTXPORTBUFxレ ジスタの対応する1つにコピーされ、優先権の決定に使 用される。しかし、RXアービタ513、514はRX HIGH PRIORITY番号から優先権を決め、 TXアービタ515、516はTX HIGH PRI ORITY番号から優先権を決定する。RXHIGH PRIORITY番号は、アクティブな受信ポートのR XPORTBUFxカウント内における最高の優先権番 号(すなわち1番小さい数)を識別することによって決 定される。ここで、アクティブな受信ポートはRXIN QUEの値で判断される。同様に、TX HIGH P RIORITY番号は、アクティブな受信ポートのTX PORTBUFxカウント内における最高の優先権番号 (すなわち1番小さい数)を識別することによって決定 される。ここで、アクティブな受信ポートはTXINQ UEの値で判断される。このようにして、ウエイト・フ ァクタが最高のアクティブな (すなわちサービスを要求 している) ポートが毎回選択されて加重優先権割り当て 法の機能が遂行される。

【0106】RX NWアービタ513は、ポートPORT0~PORT28で受信されたすべての新しいパケット・ヘッダのデータおよびSnFモードのパケット・データの続きを処理し、そのデータはRX BUF 520、522のいずれか1つに転送される。RX NWアービタ513は、RXNEWCNT番号を更新し、R

ECEIVE LIST 509をチェックして受信決 定基準に合致しているポートはPORT0~PORT2 8のいずれであるかを判断する。RX NWアービタ5 13の受信決定基準に適合するポートは、そのRXIN QUEビットがアサートされていて、そのRXACTC YCビットがアサートされていないポートである。RX NWアービタ513の受信決定基準として、さらにR XINQUEとRXMEMCYCビットの両方がアサー トされているポートも含まれる。RX NWアービタ5 13は、その受信決定基準を満たしている複数のポート 間で、選択した前述のアービトレーション・スキームに 従って調停を行う。1つのポートを選択してサイクルを 定義した後、RX NWアービタ513はMAINアー ビタ512に対してリード・サイクルを1回実行すべく 要求する。RX NWアービタ513がMAINアービ タ512によって次に選択されたとき、RXNWアービ タ513はサービスを受けるべく選択されたポートのR XINQUEビットをクリアする。このプロセスをRX NWアービタ513は連続的に繰り返す。

【0107】TX CTアービタ516は、RX BU F 520、522の中のデータを受信先のポートへ通 常のCT動作モードで転送する。TX CTアービタ5 16は、TXNEWCNT番号を更新し、TRANSM IT LIST 510をチェックして送信決定基準に 合致しているポートはPORTO~PORT28のいず れであるかを判断する。TX NWアービタ516の送 信決定基準に適合するポートは、それぞれのTXINQ UEおよびTXCTCYCビットがアサートされている ポートである。TX CTアービタ516は、その送信 決定基準を満たしている複数のポート間で、選択した前 述のアービトレーション・スキームに従って調停を行 う。1つのポートを選択してサイクルを定義した後、T X CTアービタ516は選択したRX BUF 52 0、または522からデータを選ばれた受信先ポートへ 送信すべく、MAINアービタ512に対してライト・ サイクルを1回実行するよう要求する。TX CTアー ビタ516がMAINアービタ512によって次に選択 されたとき、TX CTアービタ516はサービスを受 けるべく選択されたポートのTXINQUEビットをク リアする。このプロセスをTX CTアービタ516は 連続的に繰り返す。

【0108】RX ACTアービタ514は、(RX NWアービタ513が処理する)新しいパケットの1回目のリード・サイクルを除き、後続のパケット・データを通常のCT動作モードで動作している送信元のポートからCT BUF 528へ転送する。RX ACTアービタ514は、RXACTCNT番号を更新し、RECEIVE LIST 509をチェックしてその受信決定基準に合致しているボートはPORT0~PORT28のいずれであるかを判断する。RX ACTアービ

タ514の受信決定基準に適合するポートは、そのRX INQUEおよびRXACTCYCビットがアサートさ れており、そのRXMEMCYCビットがアサートされ ていないポートである。RX ACTアービタ514 は、その受信決定基準を満たしている複数のポート間 で、選択した前述のアービトレーション・スキームに従 って調停を行う。1つのポートを選択してサイクルを定 義した後、RX ACTアービタ514は選択された送 信元ポートからCT BUF528ヘデータを転送すべ く、MAINアービタ512に対してリード・サイクル を1回実行するよう要求する。RX ACTアービタ5 14がMAINアービタ512によって次に選択された とき、RX ACTアービタ514はサービスを受ける べく選択されたポートのRXINQUEビットをクリア する。このプロセスをRX ACTアービタ514は連 続的に繰り返す。

【0109】MAINアービタ512は、CT BUF 528へのCTモードの各リード・サイクルに続いて、CT BUF 528内のデータをHASH RE Q LOGIC 532に指示される受信先ポートへ転送するためのライト・サイクルを1回実行する。MAINアービタ512は、RX ACTアービタ514にCTデータをCT BUF 528へ転送させる前に受信先のポートが使用中かどうかをチェックする。MAINアービタ512は、もし受信先ポートが使用中であることを確認すれば、それぞれのRXMEMCYCビットをセットし、送信元ポートのそれぞれのRXACTCYCビットをクリアし、送信元と受信先のポートの動作モードをミッドパケット暫定CTモードに変更する。

【0110】TX NWアービタ515は、TX BU F 524および526のいずれかから、データをHS B 206へSnFの動作モードで転送する。TX N WアTX NWアービタ515は、TX BUF 52 4および526のいずれかから、データをHSB 20 6へSnFの動作モードで転送する。TX NWアービ タ515は、TXNEWCNT番号を更新し、TRAN SMIT LIST510をチェックしてその送信決定 基準に合致しているポートはPORT0~PORT28 のいずれであるかを判断する。TX NWアービタ51 5の送信決定基準に適合するポートは、それぞれのTX INQUEおよびTXMEMCYCビットがアサートさ れており、それぞれのTXACTCTCYCビットがア サートされていないポートである。TX NWアービタ 515は、その送信決定基準を満たしている複数のポー ト間で、選択したアービトレーション・スキームに従っ て調停を行う。1つのポートを選択して、TX BUF 524および526のいずれかから選択された受信先 ポートへのライト・サイクルを定義した後、TX NW アービタ515はMAINアービタ512に対してライ ト・サイクルを実行するよう要求する。TX NWアー ビタ515がMAINアービタ512によって次に選択されたとき、TX NWアービタ515はサービスを受けるべく選択されたポートのTXINQUEビットをクリアする。このプロセスをTXNWアービタ515は連続的に繰り返す。

【0111】次に図24を参照する。EPSM 210 内のMCB 404の詳細ブロック図である。MCB構 成レジスタ448は図24に示されていないが以下に説 明されており、ここで解説する多数の機能ブロックによ り、必要に応じて適切な理解が得られる。MCB 40 4は、バス420を介してMCBインタフェース414 に結合されているハッシュ・コントローラ602を含 む。ハッシュ・コントローラ602は、メモリ212か ら取り出されたデータを格納するハッシュ・キャシュ・ テーブル603をオプションとして含む。 ハッシュ・キ ャシュ603を使用すれば、メモリ212から最近取り 出されたデータに対する速いアクセスが可能となり、最 近アクセスされた情報を取り出す場合に、もう一度メモ リ・サイクルを実行する必要が無くなる。ハッシュ・コ ントローラ602は、バス610を介して4入力アドレ ス・マルチプレクサ (mux) 630の1つの複線入力 に結合されたアドレス/長さ/状態、AD/LN/ST (ADdress/LeNgth/STatus)出力 を含む。AD/LN/ST出力は、メモリ212のアド レス、バースト・サイクルを実行すべきか否かを決定す るトランザクションの長さ、およびリード/ライト(R /W)信号、バイト・イネーブル、ページ・ヒット信 号、ロック信号といった種々の状態信号を定義する。D RAM要求/許可/ストローブ/制御、DRAM RQ /GT/STB/CTL(DRAM ReQuest/ GranT/STroBe/ConTroL)制御62 8は、DRAMメモリ・アービタ638およびハッシュ ・コントローラ602のDRAMRQ/GT/STB/ CTL入力に結合されている。mux 630の出力は DRAMメモリ・コントローラ636のAD/LN/S T入力に供給され、DRAMメモリ・コントローラ63 6はメモリ・バス214を介して、さらにメモリ212 に結合されている。ハッシュ・コントローラ602は、 DRAMメモリ・コントローラ636からデータ・バス 618を介してデータを受け取るためのデータ入力(D IN)を持っている。

【0112】RX HCBインタフェース601は、MDO[31:0]信号を含むバス420に結合されており、4入力データ・マルチプレクサ (mux)632の1番目の複線入力にバス620を介してデータを供給するためのデータ出力 (DOUT)を含む。ここでmux632は、その出力をDRAMコントローラ636のMemDataOut入力に供給する。RX HCBインタフェース601は、DRAM RQ/GT/STB/CTL信号628のストローブおよび制御信号を受け

取るためのSTB/CTL入力を含む。RXコントロー ラ604はバス420に結合されており、マルチプレク サ630の2番目の入力にバス612を介して結合され ているAD/LN/ST出力を持っている。RXコント ローラ604は、mux 632の2番目の入力にバス 622を介して結合されているデータ出力DOUT、バ ス618に結合しているデータ入力DIN、静的RAM (SRAM) 650関連のSRAM RQ/GT/ST B/CTL信号654を受け取るためのSRAM RQ /GT/STB/CTL入力、およびDRAM RQ/ GT/STB/CTL信号628を受け取るためのDR AM RQ/GT/STB/CTL入力を持っている。 【0113】TX HCBインタフェース605は、M DI[31:0]信号を含むバス420に結合されてお り、バス618に結合されているデータ入力DINとD RAM RQ/GT/STB/CTL信号628のスト ローブおよび制御信号を受け取るSTB/CTL入力を 持っている。TXコントローラ606はバス420に結 合されており、mux 630の3番目の入力にバス6 14を介して供給されるAD/LN/ST出力、mux 632の3番目の入力にバス624を介して結合され ているデータ出力DOUT、バス618に結合されてい るデータ入力DIN、SRAM RQ/GT/STB/ CTL信号654を受け取るためのSRAM RQ/G T/STB/CTL入力、およびDRAM RQ/GT /STB/CTL信号628を受け取るためのDRAM RQ/GT/STB/CTL入力を持っている。PC Bインタフェース424は、マルチプレクサ630の4 番目の入力にバス616を介して結合されているAD/ LN/ST出力、マルチプレクサ632の4番目の入力 にバス626を介して結合されているデータ出力DOU T、バス618に結合されているデータ入力DIN、S RAM RQ/GT/STB/CTL信号654を受け 取るためのSRAM RQ/GT/STB/CTL入 カ、およびDRAM RQ/GT/STB/CTL信号 628を受け取るためのDRAM RQ/GT/STB **/CTL入力を持っている。**

【0114】ハッシュ・コントローラ602、RXコントローラ604、TXコントローラ606、PCBインタフェース424、RX HCBインタフェース601、およびTX HCBインタフェース605は、それぞれSTB信号を用いてデータ・フローを同期させるが、STROBE*信号のアサートで、データがいつリード・サイクルに有効であるか、あるいはデータがいつライト・サイクルに取り出されるかを判断する。CTL信号は、例えばデータ・サイクルの完了時を表示する信号のような種々の制御信号である。

【O115】DRAMアービタ638はさらに、メモリ 制御信号 (MEMCTL) でDRAMコントローラ63 6に結合し、マルチプレクサ制御信号 (MUXCTL) をマルチプレクサ 630、632の選択入力に供給す る。MEMCTL信号は、一般に各メモリ・サイクルの 開始と終了を表示する。このように、ハッシュ・コント ローラ602、RXコントローラ604、TXコントロ ーラ606、およびPCBインタフェース424は、そ れぞれの要求信号をアサートすることによって、メモリ 212に対してメモリ・サイクルを実行するためにDR AMコントローラ636へのアクセスの調停を行う。D RAMアービタ638は要求信号を受け取って、要求し ているデバイス602、604、606、および424 の1つに対応する許可 (GT) 信号をアサートすること により、そのデバイスに対してアクセスを許可する。い ったんアクセスが許可されると、DRAMアービタ63 8はマルチプレクサ630および632へのMUXCT し信号をアサートし、デバイス602、604、60 6、および424のうち選択された1つが必要に応じて メモリ・サイクルを実行すべくDRAMコントローラ6 36に対するアクセスを可能とし、そしてMEMCTL 信号の1つがアサートされてDRAMコントローラ63 6に対しサイクルの開始を示す。 DRAMコントローラ 636は、MEMCTL信号の1つをアサートまたは抑 止してメモリ・サイクルの完了を示す。

【0116】ハッシュ・コントローラ602は、HAS H REQ LOGIC 532と交信してハッシュ手 順を実行し、HASH REQ LOGIC 532に 格納されている新しいパケット・ヘッダの処理方法を決 定する。ハッシュ・コントローラ602は、アサートさ れたHASH_REQ*信号を検知し、HASH_DA **__SA[15:0]信号から送信元および受信先のメデ** ィア・アクセス制御(MAC)信号を取り出し、HAS H_STATUS [1:0] を判定するために、そして もし受信先のポート番号がメモリ212内に予め格納さ れていれば、それをHASH_DSTPRT[4:0] 上に供給するためにハッシュ手順を実行する。RXコン トローラ604およびRX HCBインタフェース60 1は、RX BUF 520、522からのデータを制 御し、メモリ212へ転送する。TXコントローラ60 6およびTX HCBインタフェース605は、主とし てメモリ212からのデータを制御し、TX BUF 524、526へ転送する。PCBインタフェース42 4によって、CPU 230はメモリ212、およびS RAM 650のメモリ内のデータにより直接的にアク セスすることができる。

【0117】トローラ604およびRX HCBインタフェース601は、RX BUF520、522からのデータを制御し、メモリ212へ転送する。TXコントローラ606およびTX HCBインタフェース605は、主としてメモリ212からのデータを制御し、TXBUF 524、526へ転送する。PCBインタフェース424によって、CPU 230はメモリ21

2、およびSRAM650のメモリ内のデータにより直接的にアクセスすることができる。

【0118】SRAM 650はSRAMコントローラ652に結合しており、SRAMコントローラ652はさらにRXコントローラ604、TXコントローラ606、およびPCBインタフェース424にバス653を介して結合している。SRAMアービタ651は、制御信号SCTLでSRAMコントローラ652に結合しており、さらにPCBインタフェース424によるSRAM 650へのアクセスを制御するためにSRAM RQ/GT/STB/CTL信号654、およびDRAMアービタ638によるDRAMコントローラ636へのアクセス制御と同様に、TXコントローラ606およびRXコントローラ604にバス653を介して結合している。

【0119】MCB 404は、本明細書で後に詳述す るように、パケット制御レジスタおよびその他のデータ を格納するSRAM 650を含む。パケット制御レジ スタは、ポートごとのRECEIVE SECTOR CHAIN、ポートごとのTRANSMIT PACK ET CHAIN、およびメモリ212の空きメモリ・ セクタのFREEPOOL CHAINへの1組のポイ ンタを含む。パケット制御レジスタは、さらにネットワ ーク102内におけるパケット・データの流れの制御を 可能とする制御情報やパラメータを含む。メモリ212 は、隣接した同一サイズの複数のセクタで編成されてい るパケット・メモリ・セクションを含む。これらのセク タは、初期にはアドレス・ポインタ、あるいは同様な手 段で相互にリンクされてをFREEPOOL CHAI N形成している。ポートからパケット・データが受け取 られると、これらのセクタはFREEPOOL CHA INから取り出され、そのポートのRECEIVE S ECTOR CHAINに追加される。さらにそのパケ ットは、それが送信時に送られるべき1つまたは複数の 受信先のポートの1つまたは複数のTRANSMIT PACKET CHAINCUVOCANO. NA653 によって、RXコントローラ604、TXコントローラ 606、およびCPUインタフェース436はメモリ2 12内のデータのパケット・チェーンへのポインタを含 んでいるパケット制御レジスタにアクセスすることがで きる。

【0120】DRAMコントローラ636は、メモリ212内のデータを保持するためのメモリ・リフレッシュ・ロジック660を含む。リフレッシュ・ロジック660は、メモリ・バス214に結合されているFPMDRAM、EDODRAM、あるいは同期DRAMのような各種のメモリのタイプに従って動作する順応性を備えている。このようにして、CPU230はリフレッシュの機能が不要となり、動作能率およびパフォーマンスが向上する。MCB構成レジスタ448内にある10

ビットのメモリ・リフレッシュ・カウンタ (MRC) は、リフレッシュ要求間のクロック・サイクルの数を定 義する。その期間は15.26µsに等しいかそれより 短いことが望ましい。既定値は208hであり、"h" は16進数を示すが、これによって30 nsのCLK サイクルでのリフレッシュ期間はおよそ15.60μs となる。MRCカウンタはタイムアウトでDRAMアー ビタ638への信号REFREQをアサートし、DRA Mアービタ638はDRAMコントローラ636へのM EMCTL信号の1つをアサートし、メモリ・リフレッ シュ・ロジック660に対しリフレッシュ・サイクルを 実行するよう指示する。MCB構成レジスタ448は、 メモリ212のメモリのタイプ、速度、および構成を定 義するメモリ制御レジスタ (MCR)を含む。例えば、 MCRの2ビットはメモリのタイプがFPM、EDO、 および同期DRAMのいずれであるかを表す。別の1ビ ットは、メモリの速度が50および60 nsのいずれ であるかを示す。その他のビットは、選択したタイプの DRAMの特定のモードを定義し、パリティ・エラーの ような誤りも表示する。

【0121】次に図25を参照する。PCB 406の 詳細ブロック図である。CPUバス218がCPUイン タフェース432の中のCPUインタフェース・ロジッ ク700に結合しており、CPUインタフェース・ロジ ック700は、さらにQC/CPUバス204とインタ フェースするためにバス701を経由してQC/CPU インタフェース702に結合している。CPUインタフ ェース・ロジック700は、FIFO 430内の16 バイトの受信バッファRX BUF 706にデータを 供給し、これがMCBバス428上のデータをアサート する。MCBバス428は、CPUインタフェース・ロ ジック700にデータを供給すべく、これもまたFIF O 430内にある16バイトの送信バッファTX B UF 708にデータを入れる。MCBインタフェース 426はCPUインタフェース・ロジック700とMC Bバス428との間のデータの流れを制御する。CPU インタフェース・ロジック700は、バス信号703で RX BUF 706、TX BUF 708、および MCBインタフェース426と結合している。

【0122】CPUインタフェース・ロジック700は、バス442を介してレジスタ・インタフェース440に結合されており、レジスタ・インタフェース440によってEPSM 210内の他の構成レジスタにアクセスが可能となる。CPUインタフェース・ロジック700は、割り込みレジスタ、構成レジスタ、パケット情報レジスタ、メモリ関連のレジスタ、設定/状態レジスタ、インタフェース/監視(モニタ)レジスタ、統計レジスタ、モード・レジスタ、アービトレーション・レジスタなどのような、CPU 230の入出力(I/O)空間を定義する。

【0123】CPU 230は、パワーアップとコンフィギュレーションの間にPCBレジスタ704内の初期値ないしは既定値をプログラミングする。例えば、CPU230はPCBレジスタ704内のPORT SPEED REGISTERのプログラミングを行うが、これは各ポートの速度を定義するビットマップである。示した実施例では、10または100 MHzである。また、PORT TYPE REGISTERも定義されるが、これはQCとTLAN間のポートのタイプを定義するビットマップである。普通、これらのレジスタは動作中に変更されることはないが、必要に応じて再プログラミングすることもできる。

【0124】PCBレジスタ704のその他のレジスタ は動作中に使用される。例えば、PCBレジスタはIN TERRUPT SOURCEレジスタおよびPOLL ING SOURCEレジスタを含む。INTERRU PT SOURCEレジスタは1組の割り込みビット、 MCB_INT、MEM_RDY、PKT_AVAI L、BUF_AVAIL、ABORT_PKT、および STAT_RDYを含む。PKT_AVAILおよびB UF_AVAIL割り込みピットは、PCB_PKT_ AVAIL*およびPCB_BUF_AVAIL*信号 にそれぞれ対応する。少なくとも1つのCPU_INT *信号がCPU 230に用意され、このCPU_IN T*信号がアサートされたときCPU 230がINT ERRUPT SOURCEレジスタを読み取って割り 込み元を特定する。MCB_INT割り込みビットは、 割り込みがMCB 404内で発生したことをCPU 230に知らせる。MEM_RDY割り込みビットは、 要求されたメモリ212のデータがFIFO 430内 に存在することをCPU 230に通知する。PKT_ AVAIL割り込みビットは、CPU 230が処理す ベきパケット・データが存在することをCPU 230 に通知する。BUF_AVAIL割り込みビットは、C PU 230がパケット・データを送るために使用する バッファ・スペースがあることをCPU 230に通知 する。ABORT_PKTは、ABORT_IN*信号 がアサートされたことをCPU 230に通知する。S TAT_RDY割り込み信号は、要求されたQCデバイ ス202からの統計情報がFIFO 430内に存在す ることをCPU 230に通知する。POLLING SOURCEレジスタは、割り込みがマスクされてポー リング方式が適用されている場合の、各割り込みビット のコピーを含む。

【0125】CPUインタフェース・ロジック700 は、FIFO 434内の64バイトの受信バッファR X BUF 710にデータを供給し、これがHCBバ ス438上のデータをアサートする。FIFO 434 内の送信バッファTX BUF712は、CPUインタ フェース・ロジック700にデータを供給すべく、HC Bバス438から受信データを受け取る。CPUインタフェース・ロジック700は、バス信号705でRXBUF 710、TXBUF 712、およびQC/HCBインタフェース436と結合されている。QC/HCBインタフェース436は、CPUインタフェース・ロジック700、RXおよびTXBUF 710、712、およびHCBバス438と結合しており、HCB402とPCB406との間のデータ転送を制御する。

【0126】図26は、CPUインタフェース700の詳細プロック図である。CPU制御/状態信号218bは制御ロジック713にアサートされる。制御ロジック713は、CPUトラッカ状態マシン717およびオルターネット・メモリ・コントロール状態マシン718と結合している。CPUバス218のアドレス/データ・ポーション218aは多重化されたバスであり、PCB

406の他の部分からのデータがCPU 230への CPUアドレス/データ・ポーション218a上でアサ ートされるべく、バス・イネーブル・ロジック716に 供給される。CPU 230はアドレス復号/要求生成 ロジック714をアサートし、そのロジック714は複 数の要求信号をCPUトラッカ状態マシン717および オルターネット・メモリ・コントロール状態マシン71 8を含むPCB 406の他の部分に供給する。1組の CPU情報ラッチ715はCPU 230からアドレス およびデータを受け取り、本明細書で後に詳述するよう に、PCB 406の他の部分へのラッチされたアドレ スおよびラッチされたデータをアサートする。CPUサ イクルを監視し、制御するために、CPU制御信号がア ドレス復号/要求生成ロジック714、CPUトラッカ 状態マシン717、およびオルターネット・メモリ・コ ントロール状態マシン718間に供給される。

【0127】図27は、QC/HCBインタフェース・ ロジック702の詳細ブロック図である。QC/HCB インタフェース・ロジック702は、CPU 230と QCデバイス202との間で、例えばCPU 230の 32ビットとQCデバイス202の16ビット間のフォ ーマット変換のような、一般に比較的トランスペアレン トなインタフェースを実現するように動作する。REG ISTER REQUEST信号がアドレス復号/要求 生成ロジック714からCPUトラッカ状態マシン71 7に供給され、CPUトラッカ状態マシン717は、1 6ビットと32ビット間のフォーマット変換のためにデ ィスアセンブリ/アセンブリ状態マシン722に結合さ れている。ディスアセンブリ/アセンブリ状態マシンフ 22は、バス701を介してCPUインタフェース70 Oと、およびQC/CPUバス204を介してQCデバ イス202とそれぞれインタフェースするために、1組 のデータ、アドレス、制御信号ドライバ/レシーバ72 4に結合している。統計バッファ726は、QC/CP

Uバス204から統計データおよびその他の情報を受け 取り、そのデータをバス701を介してCPUインタフ ェース700に供給する。STATISTICS RE QUEST信号が、アドレス復号/要求生成ロジック7 14からディスアセンブリ/アセンブリ状態マシン72 2とQC/CPUバス状態マシン730に結合してい る、スタティスティクス・リクェスト状態マシン728 に供給される。QC/CPUバス状態マシン730はさ らに、ディスアセンブリ/アセンブリ状態マシン72お よび1組のデータ、アドレス、制御信号ドライバ/レシ ーバ724に結合している。このようにして、ポート1 04の統計およびその他の情報収集、さらにポート10 4の構成変更のために、CPU230はデータの流れや HSB 206の動作を妨げることなくQCデバイス2 02に対して比較的完全で独立したアクセスができるよ うになっている。

【0128】CPU230は、PCBレジスタ704内 OQC STATISTICS INFORMATIO Nレジスタに書き込むことによってEPSM 210に 対しQCデバイス202から統計および状態情報を取り 出すよう要求する。CPU230は、QCデバイス20 2の1つに対応する番号、ポート番号、指定したポート に関する開始レジスタの番号、および指定したポートに ついて読み取るべきレジスタの数を供給して統計情報を 要求する。図27に示されるように、QCSTATIS TICS INFORMATIONレジスタへの書き込 ACLOTOC STATISTICS REQUES T信号がアサートされる。統計リクエスト状態マシンフ 28は、1組のデータ、アドレス、制御信号ドライバ/ レシーバ724を経由してQC/CPバス204上で指 示された要求を行う。CPUインタフェース700は、 当該のCHIP SELECTm*信号を用いて1つか 複数の当該のQCデバイス202に対して必要なリード ・サイクルを実行し、その情報を統計バッファ726に 書き込む。

【0129】要求されたデータがすべて取り出されて統計バッファ726に格納されると、CPUインタフェース700はPCBレジスタ内のPOLLING SOURCEレジスタのSTAT_RDYビットを更新し、INTERRUPT SOURCEレジスタ内のSTAT_RDY割り込みビットをセットする。EPSM210はCPU230へのCPU_INT*信号をアサートし、CPU230はこれに応答してINTERRUPT SOURCEレジスタを読み取り、割り込み元を特定する。もし割り込みがマスクされていれば、CPU230はポーリング・ルーチン中にPOLLING SOURCEレジスタのSTAT_RDYビットを検知する。このようにして、CPU230は要求が割り込みか、割り込みがマスクされていればポーリングのメカニズムによって完了したことを判断する。もしポーリング・メカ

ニズムを適用するのであれば、プログラミングによって STAT_RDY割り込みを必要に応じてマスクすることができる。CPU23は、応答方式により1つまたは連続した複数のプロセッサ・サイクルで、統計バッファ726から統計情報をすべて取り出す。CPUバス218上のプロセッサ・サイクルは標準どおりのプロセッサ・バス・サイクルでよいが、大量データの転送にはバーストのサイクルが望ましい。

【0130】勿論いくつかの別の実施形態が企図される。第1の別の実施形態においては、CPU230がQCデバイス202のいずれかに対応する番号を供給するだけで、EPSM210が応答してQCデバイス202のすべてのポートのすべてのレジスタ306のデータを全部収集する。第2の代案実施例においては、CPU230がグローバルな統計情報の要求を出すだけで、すべてのQCデバイス202のすべてのレジスタ306の情報が収集される。しかし、CPU230は一回につきポート104の1つだけの情報を必要とする点に留意する。

【0131】CPU230が、EPSM 210に対するただ1回の要求でボート104のいずれに関する統計情報をも、すべて取り出すことができることは高い評価に値する。特に、要求を出す場合はQC STATISTICS INFORMATIONレジスタが1つのコマンドでCPU230によって書き込まれる。その後CPU230は、QCデバイス202からの応答の待機に拘束されることなく、自由に他のタスクを実行に移ることができる。その代わりにEPSM 210がQC/CPUバス204を介して個々の統計読み取り要求を実行し、全部のデータを収集する。CPU230に対する通知が割り込み信号、もしくはボーリング・メカニズムによって行われ、CPU230は要求したすべての情報を取り出すことができる。その結果、CPU230のプロセッサ時間の使用効率が向上する。

【0132】図28は、CPUインタフェース700とMCB 404間のインタフェースの詳細ブロック図である。アドレス復号/要求生成ロジック714からのメモリ要求信号が、アドレス生成ロジック746およびFIFO状態/割り込み生成ロジック742に結合しているFIFOでクセス状態マシン740に供給される。RXBUF 708を含むFIFOではをが、アドレス生成ロジック746およびFIFOでいる。アドレス生成ロジック742に結合している。アドレス生成ロジック746およびFIFO状態/割り込み生成ロジック746およびFIFO状態/割り込み生成ロジック746およびFIFO状態/割り込み生成ロジック746およびFIFO状態/割り込み生成ロジック746およびFIFO状態/割り込み生成ロジック742は、バス703を介してCPUインタフェース700と、およびMCBバス428を介してMCB404とそれぞれインタフェースするために、両方とも1組のデータ、アドレス、制御信号ドライバ/レシーバ744に結合している。

【0133】図29は、CPUインタフェース700と

HCB402間のインタフェースの詳細ブロック図である。アドレス復号/要求生成ロジック714からのパケット読み出し要求信号が、TX BUF 712を含む送信パッファ762に結合されている送信パケット状態マシン760に供給される。アドレス復号/要求生成ロジック714からのパケット書き込み要求信号が、RX BUF 710を含む受信バッファ770に結合されている受信パケット状態マシン768に供給される。送信バッファ762および受信バッファ770は、バス705を介してCPUインタフェース700と、およびHCBバス438を介してHCB 402とそれぞれインタフェースするために、両方とも1組のデータ、アドレス、制御信号ドライバ/レシーバ764に結合している

【0134】次に図30を参照する。TPI 220の簡略ブロック図であり、これの全体を示している。TPI220は、HSB206とPCIバス222との間に介在してデータ転送を行い、TLAN 226とEPSM 210との間でネットワーク・データの受け渡しを行う。TPI220はHSB206上でスレーブとして動作し、EPSM210のポーリングに応答し、そしてQCデバイス202と同じようにEPSM210とデータの受け渡しを行う。PCIバス222側では、TPI220がPCIバス222を介して4つのTLAN226(PORT24、PORT25、PORT26、およびPORT27)のそれぞれとネットワーク・データの受け渡しを行う。

【0135】TPI 220は、HSBコントローラ8 04、PCIバス・コントローラ802、およびメモリ 806を含む。PCIバス・コントローラ802は、P CIバスの標準に従ってPCIバス222とインタフェ ースし、TPI220とPCIバス222との間のデー 夕転送を簡便化する。PCIバス標準は、IntelA rchitecture Labとその業界のパートナ -各社によって定義されているものである。HSBコン トローラ804は、HSB206の定義済み動作に従っ THSB 206とインタフェースし、TPI220と EPSM210との間のデータ転送を簡便化する。メモ リ806は1個所に集中あるいは分散配置することがで き、複数のデータ・バッファ807および1つの制御リ スト・メモリ808を含む。データ・バッファ807 は、PCIバス222とHSB206との間のデータ転 送を簡便化するための一時的なメモリとして機能する。 制御リスト・メモリ808はPCIバス222上におけ る各TLAN 226のバス・マスタ動作を簡便化す

【0136】次に図31を参照する。TPI 220の 詳細ブロック図である。TPI220は、PCIバス2 22とのインタフェースに用いられるバッファ、ドライ バ、および関連の回路を含んだPCIバス・インタフェ ース・ロジック810を含む。本実施例のPCIバス2 22は、データ幅が32ビットで33 MHzのクロッ ク周波数で動作する。しかし、PCIバス222のデー タ幅は特にこれでなくてもよく、また動作クロックも、 例えば66 MHzといった任意の、あるいは使用可能 ないずれの周波数でも構わないことはもとより理解され ている。TPI220はPCIアービタ811を含み、 これがPCIバス222へのアクセスとこれの制御につ NTTLAN 226 TPI 220 SLUCPU 230のそれぞれの間で調停を行う。特に、TLAN 226、TPI 220、およびCPU230は、そ れぞれいくつかの要求信号REQmの1つをアサートし てPCIバス222の制御を要求する。REQm信号は PCIアービタ811に受け取られる。PCIアービタ 811は、応答してそれぞれの許可信号GNTmをアサ ートすることによって要求しているデバイスの1つに制 御を許可する。PCIアービタ811は必要に応じて他 のアービトレーション・スキームを適用することもでき るが、図解した実施形態においては、PCIアービタ8 11による調停はラウンドロビン法に基づいている。1 つのTLAN 226にPCIバス222の制御を許可 した後で、PCIアービタ811はTLAN選択信号 (TSELm)をアサートしてその特定のTLAN 2 26を識別する。

[0137] TPI220は、TPI220とHSB 206とのインタフェースに用いるバッファ、ドライ バ、および関連の回路を含んだHSBデータ転送インタ フェース・ロジック819を含む。HSBデータ送信イ ンタフェース・ロジック819は、HSB 206上に おける同時リード/ライト・サイクルのためにリード・ ラッチ819aおよびライト・ラッチ819bを含む。 HSBデータ転送インタフェース・ロジック819は、 EPSM 210のポーリングに応答し、HSB206 上で実行されているサイクルを監視するために、ポート 状態ロジック820を含む。特にポート状態ロジック8 20は、STROBE*信号がEPSM210によって アサートされればそれを検知し、応答してPKT_AV IAL[6]*およびBUF_AVAIL[6]*信号 をTPI 220のデータ状態に基づいて多重化の方式 でアサートする。ポート状態ロジック820は、REA D_OUT_PKT[6] *およびWRITE_IN __PKT[6]*信号をそれぞれアサートし、TPI2 20に意図されたHSB 206上でのリードおよびラ イト・サイクルも検知する。TPI220からEPSM 210へのHSBバス206を介したパケット・デー タの転送中、ポート状態ロジック820は転送されてい るデータがパケットの始め、またはパケットの終わりで あれば、それぞれSOP*またはEOP*信号をHSB 206のバス・サイクルの期間アサートする。EPS M210からTPI 220へのHSBバス206を介 したパケット・データの転送中、ボート状態ロジック820はSOP*またはEOP*信号を読み取って、受信されているデータがパケットの始めであるか、あるいはパケットの終わりであるかを判断する。

【0138】データ・バッファ807はいくつかの双方向FIFOデータ・バッファ、807a、807b、807c、および807d(807a-d)を含み、それぞれは32ビット幅の送信バッファ(TPI TXFIFO)および32ビット幅の受信バッファ(TPI

RX FIFO)を含む。示した実施形態において、データ・バッファ807a、807b、807c、および807dは、それぞれポートPORT24、PORT25、PORT26、およびPORT27に対応する。各TPI RX FIFOは、PCIバス222を介してそれぞれのTLAN 226からデータを受け取り、そのデータはTPI220によりHSB206を介してEPSM210に送られる。各TPI TX FIFOは、HSB206を介してEPSM210からデータを受け取り、そのデータはTPI220によりPCIバス222を介してそれぞれのTLAN 226へ送られる

【0139】受信リスト復号ロジック812はPCIバ ス・インタフェース・ロジック810に結合されてお り、少なくとも1つの受信制御リストを制御リスト・メ モリ808の一部である受信制御リスト・メモリ(RX CNTL LIST) 808a に格納する。 受信リス ト復号ロジック812は、PCIバス222上のアドレ スとしてアサートされたRECEIVE LIST M EMORY BASEADDRESSに応答し、PCI バス222へのデータとしてRX CNTLLIST8 08aからの受信制御リストの書き込みを行う。 示した 実施形態においては、RX CNTL LIST808 aは一時に1つの受信制御リストを保持する。特に、そ れぞれのTLAN 226はPCIバス222の制御権 を得てRECEIVE LIST MEMORY BA SE ADDRESSをPCIバス222上でアサート し、対応する受信制御リストをRX CNTL LIS T 808aから受け取る。受信制御リストは、TLA N 226が使用するPACKET DATA MEM ORY BASE ADDRESSを含み、これは受信 データを格納する場所を示すアドレスである。それぞれ のポートからのデータ・パケットの受信に応答し、TL AN226は再びPCIバス222の制御権を得て、受 信データ・パケットからのデータを、予め取り出してあ る受信制御リスト内に格納されているアドレスを用いて TPI220へ転送する。本明細書で後に詳述するよう に、TLAN 226は調停を行ってPCIバス222 の制御を許可され、PACKET DATA MEMO RY BASE ADDRESSをPCIバス222上 でライト・サイクル中にアサートする。

【0140】受信データ復号ロジック813、PCI RX FIFO制御ロジック817、PCIアービタ8 11、およびFIFO同期ロジック818が、PCIバ ス・インタフェース・ロジック810から対応するTP I RX FIFOへの受信データの流れを制御する。 PCI RX FIFO制御ロジック817は、PCI バス・インタフェース・ロジック810からのデータを 受け取る入力、およびそれぞれが対応するTPI RX FIFOに結合されているいくつかの選択可能な出力 を含む。PCIアービタ811はTSELm信号をFI FO同期ロジック818に供給し、これがPCI RX FIFO制御ロジック817への対応するPCIバッ ファ選択信号(PBSELm)をアサートし、PCIバ ス222へのアクセスが許可されている特定のTLAN 226に基づいて適当なTPIRX FIFOを選択 する。受信データ復号ロジック813は、PCIバス2 22上でライト・サイクルを実行中のTLAN 226 によってアサートされたPACKET DATA ME MORY BASE ADDRESSを受け取って復号 化し、応答してPCI RX FIFO制御ロジック8 17への受信イネーブル信号 (REN) をアサートして 選択したTPI RX FIFOにデータを渡す。

【0141】PCIバス222とHSB 206との間における双方向データ・フローは、データ・バッファ807を介して実現されることに留意する。1つの実施形態において、PCIバス222とHSB 206は33

MHzといった等しい速度で動作するが、代案の実施 形態では異なったクロック周波数で動作することも考え られる。例えば別の実施形態において、HSB 206 が33 MHzで動作し、一方PCIバス222で66

MHz動作する。クロックの速度が異なっても、TP I220の機能が遂行されてデータ・フローを処理して同期が実現される。データ・バッファ807aーdのそれぞれのTPI RX FIFOおよびTPI TX FIFOは、データの書き込みと読み出しのためにポインタを両端に保持したサーキュラ・バッファとしての機能の遂行が望ましい。FIFO同期ロジック818は、一般に各FIFOの両端のポインタの同期、保持、および更新のために動作し、適当なTPI FIFOとの正しいデータの読み書きを保証する。

【0142】前述したように、各TPI RX FIF Oはサーキュラ・バッファとして機能を遂行する。PC I RX FIFO制御ロジック817はいくつかのP CI受信ポインタ(PCI RX PTR)を含み、選択されたTPI RX FIFO内の1DWORD(32ビット)のデータを受け取る次のロケーションを指示あるいはアドレスするために、それぞれのTPI RX FIFOに1つのポインタが充てられている。同様に、HSB RX FIFO制御ロジック821が各TPI RX FIFOの他端にあり、いくつかのPCI

受信「シンクロナイズド」ポインタ (PCI RX S PTR)を含み、これらのポインタは、それぞれが対応 する1つのPCI RX PTRのシンクロナイズされ たコピーである。適当なTPI RX FIFOを選択 するためのPBSELm信号とともに、FIFO同期ロ ジック818も複数のPCIカウント信号(PCNT m)の対応する1つをアサートし、PCI RX FI FO制御ロジック817内の当該のPCI RX PT Rの同期的な更新すなわち増分を行う。FIFO同期ロ ジック818は、さらに複数のHSBカウント信号(H CNTm) の対応する1つをアサートし、HSB RX FIFO制御ロジック821内の当該のPCIRX SPTRの同期的な更新すなわち増分を行う。このよう に、それぞれのTPI RX FIFOの両端に1つず つ用意されたポインタによって、データを挿入すべき場 所が指示される。

【0143】PCI TX FIFO制御ロジック816は、TPI TX FIFOのいずれかの中でデータを検出し、送信すべきデータを持っているTPI TX FIFOに対応するTLAN226対してコマンドを送るため、TPI220にPCIバス222の制御を要求させ、その制御を得させる。PCI TX FIFO制御ロジック816は、1組のTPI制御レジスタ846から当該のTLAN226のアドレスにアクセスする。TPI220は当該のTLAN226にコマンドを書き込み、TRANSMIT LIST MEMORY BASE ADDRESSを用意し、TLAN226にそのTRANSMIT LIST MEMORY BASE ADDRESSを使用するTPI220から送信制御リストを続いて要求させる。

【0144】送信リスト・デコード・ロジック814 は、PCIバス・インタフェース・ロジック810に結 合されており、少なくとも1つの送信コントロール・リ ストをコントロール・リスト・メモリ808の一部であ る送信コントロール・リスト・メモリ (TX CNTL LIST) 808bに格納する。送信リスト・コント ロール・ロジック814は、PCIバス222上のアド レスとしてアサートされた送信リスト・メモリ・ベース ・アドレス (TRANSMIT LIST MEMOR Y BASE ADDRESS) に応答し、PCIバス 222NOデータとしてTX CNTL LIST80 8 b からの送信コントロール・リストの書き込みを行 う。示した実施例においては、TX CNTL LIS T808bは、一時に1つの送信コントロール・リスト を保持する。このようにして、それぞれのTLAN 2 26はPCIバス222の制御権を得て、TRANSM ITLIST MEMORY BASE ADDRES SをPCIバス222上でアサートし、対応する送信コ ントロール・リストをTX CNTL LIST808 bから受け取る。送信コントロール・リストを取り出し た後、TLAN226はPCIバス222を要求し、そのバスの制御権を得ることによってその送信コントロール・リストを実行し、リード・サイクルを1回実行して、TPI220の対応するTPI TX FIFOからパケット・データ・メモリ・ベース・アドレス(PACKET DATA MEMORY BASE ADD RESS)を用いてデータを取り出す。

【0145】送信データ・デコード・ロジック815、 PCI TX FIFOコントロール・ロジック81 6、PCIアービタ811、およびFIFO同期ロジッ ク818が、データ・バッファ807の各TPI TX FIFOからPCIバス222へのデータの流れを制 御する。PCI TX FIFOコントロール・ロジッ ク816は、PCIバス・インタフェース・ロジック8 10ヘデータを供給する出力、およびそれぞれがTPI TX FIFOの対応する1つに結合されているいく つかの選択可能な入力を含む。TLAN226がデータ を読み取るべくPCIバス222上でリード・サイクル を実行するとき、PCIアービタ811はTSELm信 号をFIFO同期ロジック818に供給し、これがPC I TXFIFOコントロール・ロジック816へのP BSELm信号をアサートし、PCIバス222の制御 権を持っている特定のTLAN226に基づいて、対応 するTPI TX FIFOを選択する。送信データ・ デコード・ロジック815は、TLAN226によって アサートされたPACKET DATA MEMORY BASE ADDRESSを受け取って復号化し、そ れに応答して、PCI TX FIFOコントロール・ ロジック816への送信イネーブル信号(TEN)をア サートすることによって、選択されたTPI TX F IFOへのデータの転送を可能とする。PBSELm信 号がPCI RX FIFOコントロール・ロジック8 17とPCI TX FIFOコントロール・ロジック 816の両方に供給されること、そしてTENおよびR EN信号によるPCI RXFIFOコントロール・ロ ジック817とPCI TX FIFOコントロール・ ロジック816との間の選択が、サイクルのタイプ、お よびデータ・フローの方向に依存していることに留意す

【0146】示された本実施例において、各TPI TX FIFOはサーキュラ・バッファとして機能を遂行する。PCI TX FIFOコントロール・ロジック816はいくつかのPCI送信ポインタ(PCI TX PTR)を含み、1つのデワード(DWORD)のデータを読み出すべき次のロケーションを指示あるいはアドレス指定するために、それぞれのTPI TX FIFOに1つのポインタが充てられている。同様に、TPI TX FIFOの他端にある、本明細書で後に詳述するHSB TX FIFOコントロール・ロジック822は、いくつかのPCI送信「同期(シンクロナイズ

る必要がある。

ド)」ポインタ(PCI TX SPTR)を含み、これらのポインタは、それぞれが対応する1つのPCITX PTRの同期されたコピーである。FIFO同期ロジック818は、PCI TXFIFOコントロール・ロジック816から1つのDWORDのデータがPCIバス222に供給される度に、対応する1つのPCNTm信号をアサートして当該のPCI TX PTRを増分し、対応する1つのHCNTm信号をアサートして当該のPCI TX SPTRを増分する。このように、それぞれのTPI TX FIFOの両端に1つずつ用意されたポインタによって、データを読み出すべき場所が指示される。

【0147】HSB RX FIFOコントロール・ロジック821は、それぞれがTPIRX FIFOの対応する1つの出力に結合された幾つかの選択可能な入力を持っている。HSB RX FIFOコントロール・ロジック821は、HSB206上でアサートされるべきデータをHSBデータ転送インタフェース・ロジック819に供給するための1つの出力を持っている。HSB TX FIFOコントロール・ロジック822は、それぞれがTPI TX FIFOの対応する1つの入力に結合された幾つかの選択可能な出力を持っている。HSB TX FIFOコントロール・ロジック822は、HSBデータ転送インタフェース・ロジック819からHSB206を介してデータを受け取るための1つの入力を持っている。

【0148】HSB RX FIFOコントロール・ロ ジック821、ポート状態ロジック820、およびFI FO同期ロジック818は、TPI220からEPSM 210へのデータ転送中、データ·バッファ807a~ 807dのTPI RX FIFOとHSB206との 間におけるデータの流れを制御する。ポート状態ロジッ ク820は、HSB206上におけるリード・サイクル を示READ_OUT_PKT[6]*信号がアサート とされたときにそれを検知し、選択されているポートの 対応するTPI RX FIFOを識別すべくPORT _NO[1:0]信号をデコードする。特に、EPSM 210は、PORT_NO[1:0]信号00、01、 10、または11をアサートして、ポートPORT2 4、PORT25、PORT26、またはPORT27 にそれぞれ対応するデータ·バッファ807a、807 b、807c、または807dの1つのTPI RX FIFOを選択する。ポート状態ロジック820は、F IFO同期ロジック818へのポート選択信号(PSE Lm)をアサートして選択されたポートを表示し、FI FO同期ロジック818が応答して対応するHSB選択 信号 (HBSELm) をアサートし、対応するTPI RX FIFOに結合されているHSB RX FIF O制御ロジック821の1つの出力を選択する。また、 ポート状態ロジック820がHSBイネーブル信号(H REN)をアサートすることにより、HSB RX F IFO制御ロジック821は、HSB206上でアサートされるベきデータをHSBデータ転送インタフェース・ロジック819に供給することができる。

【0149】HSB RX FIFOコントロール・ロ ジック821は、TPI RX FIFO内における特 定のデータのロケーションを示すためのHSB受信ポイ ンタ (HSB RX PTR)を、それぞれのTPI RX FIFOについて1つずつ含む。FIFO同期ロ ジック818は、HCNTm信号の対応する1つをアサ ートして、TPI RX FIFOからDWORDが1 つ読み出される度に、選択されているTPI RX F IFOの対応するHSB RX PRTを更新すなわち 減分する。また、PCI RX FIFOコントロール ・ロジック817は、対応するHSB 受信「同期」ポ インタ (HSB RX SPTR)を含み、これはFI FO同期ロジック818がPCNTm信号の対応する1 つをアサートすることによって減分される。このよう に、HSB RX FIFOコントロール・ロジック8 21は、TPI RX FIFOのそれぞれについて2 つのポインタを含み、PCI RX SPTRはデータ を書き込むべき場所を指示し、HSB RX PTRは データを読み出すべき場所を指示する。ポート状態ロジ ック820もこれらのポインタにアクセスし、各TPI RX FIFO内の有効なデータの量あるいは有効な データ・バイト数を引き出す。このカウントは(TBU Sの値に対応している)対応するRBSIZEと比較さ れ、HSB206が、STROBE*信号に応答して、 PKT_AVAIL[6]*信号をアサートする方法を 決定する。

【0150】HSB TX FIFOコントロール・ロ ジック822、ポート状態ロジック820、およびFI FO同期ロジックは、EPSM210からTPI220 へのデータ転送中、TPI TX FIFOとHSB2 06との間におけるデータの流れを制御する。ポート状 熊ロジック820はWRITE_IN_PKT[6]* 信号がアサートとされたときにそれを検知し、EPSM 210がHSB206上で実行しているライト・サイク ルの間に、PORT_NO[1:0]信号からポート番 号を検出する。ポート状態ロジック820はそれに応答 して、PSELm信号およびHSB送信イネーブル信号 (HTEN)をアサートし、当該するTPI TX F IFOを示す。FIFO同期ロジック818はそれに応 答して、HBSELm信号をアサートし、当該TPI TX FIFOに対してHSBTX FIFOコントロ ール・ロジック822の対応する入力を選択する。HT EN信号によってHSB TX FIFOコントロール ロジック822がイネーブルされ、HSBデータ転送 インタフェース・ロジック819から選択されたTPI TX FIFOにアサートすべきデータを受け取る。

【0151】HSB TX FIFOコントロール・ロ ジック822は、それぞれのTPITX FIFOにつ いて1つのHSB送信ポインタ (HSB TX PT R)を含み、これによって、データを書き込むべきTP I TX FIFO内の特定のロケーションが指示され る。FIFO同期ロジック818はHCNTm信号の対 応する1つをアサートし、選択されたTPI TX F IFOに1つのDWORDが書き込まれる度に、その選 択されたTPI TX FIFOの対応するHSB T X PRTを更新すなわち増分する。また、PCI T X FIFOコントロール・ロジック816は、対応す るHSB送信「同期」ポインタ(HSBTX SPT R)を含み、これは、FIFO同期ロジック818がP CNTm信号の対応する1つをアサートすることによっ て増分される。このように、HSB TX FIFOコ ントロール・ロジック822はTPI TX FIFO のそれぞれについて2つのカウンタを含み、PCI T X SPTRはデータを読み出すべき場所を指示し、H SB TX PTRはデータを書き込むべき場所を指示 する。ポート状態ロジック820もこれらのポインタに アクセスし、各TPI TX FIFO内の使用可能な スペース量あるいは空のデータ・バイト数を取り出す。 このカウントは(TBUSの値に対応している)対応す るXBSIZEと比較され、HSB 206がSTRO BE*信号に応答して、BUF_AVAIL[6]*信 号をアサートする方法を決定する。

【0152】TPI220内には1組のTPI PCI コンフィギュレーション・レジスタ835が用意されて おり、PCIバス222を介したアクセスのために、P CIバス・インタフェース・ロジック810に結合され ている。また、TPIコントロール・レジスタ846が 用意されており、TPI220内の各種のデバイス、お よびPCIバス222を介したアクセスのために、PC Iバス・インタフェース・ロジック810に結合されて いる。これらのレジスタ846および835の内容や構 造は、後に詳述する。HSBデータ転送インタフェース ・ロジック819は、PACKET SIZEタグ・レ ジスタ819cも含む。HSBデータ転送インタフェー ス・ロジック819は、EPSM210から送られる各 パケット・データの最初のDWORDを捉え、パケット ・サイズ (PACKET SIZE) タグ・レジスタ8 19cに格納し、該レジスタ819cの内容を送信リス トデコード・ロジック814のTX CNTL LIS Tに書き込む。

【0153】次に図32を参照する。各TLAN226の構成と機能を示すブロック図である。TLAN226は、イーサネット(Ethernet)・ポート110、PCIバス・インタフェース824、およびイーサネット・ポート110とPCIバス・インタフェース824との間に結合されたメモリ825を含む。

【0154】イーサネット・ポート110は、対応するネットワーク112との間におけるパケット・データの送受信のために、100Mbのイーサネット・セグメント114の適合するコネクタを受容するための適宜のソケットを含む。イーサネット・ポート110は、受信したパケット・データをメモリ825内のデータ・バッファ826に供給する。イーサネット・ポート110はデータ・バッファ826からデータを取り出し、そのパケット・データをイーサネット・セグメント114に送信する。

【0155】TLAN226は、その動作を制御するた めの1組のレジスタ828をメモリ825内に含む。レ ジスタ828は、外部のデバイスがPCIバス222を 介してコマンドを挿入できるようにするために、コマン ド・レジスタ828aを含む。レジスタ828は、外部 のメモリからPC Iバス222を介してコマンド・リス トをアクセスするためのアドレスを格納する、チャネル パラメータ・レジスタ828bをさらに含む。コマン ド・レジスタ828aは、TLAN226に対し、コマ ンド・リストを取り出して実行するように指示するため の (示していないが) GOビットを含む。 コマンド・レ ジスタ828aは、TLAN226に対し、(RXの場 合) 受信コマンド・リストを、そして (TXの場合) 送 信コマンド・リストを取り出して実行するように指示す るための (示していないが) RX/TXビットも含む。 メモリ825は現在のコントロール・リストを格納する ためのリスト・バッファ827を含み、さらにリスト・ バッファ827は、現在の受信・コントロール・リスト を格納するための受信コントロール・リスト・バッファ 827 a、およびカレントの送信コントロール・リスト を格納するための送信コントロール・リスト・バッファ 827 bを含む。

【0156】PCIバス・インタフェース824は、P CIバス222に結合し、データ転送中にPCIバス2 22のバス・マスタを動作させることによって、TPI 220とTLAN 226との間のデータ転送を制御する ためのロジックを含む。TPI220やCPU230の ような外部のデバイスは、チャネル・パラメータ・レジ スタ828bにアドレスを書き込み、コマンド・レジス タ828aにコマンドを書き込む。TLAN226はそ れに応答してREQm信号をアサートし、PCIバス2 22を仲裁に委ねる。GNTm信号を受け取ると、TL AN226は指示されたコマンド・リストを受け取って リスト・バッファ827に格納するため、PCIバス2 22上で1サイクルを実行する。コマンドは、RX/T XビットがTXにセットされていれば送信コマンドとみ なされ、RX/TXビットがRXにセットされていれば 受信コマンドとみなされる。

【0157】受信動作を開始するために、CPU230 は、受信リスト・メモリ・ベース・アドレス (RECE

IVE LIST MEMORY BASE ADDR ESS) をチャネル・パラメータ・レジスタ828bに 書き込み、受信コマンドを各TLAN226のコマンド ・レジスタ828aに書き込む。TLAN226は、応 答してRECEIVE LIST MEMORY BA SE ADDRESSを用いて受信コントロール・リス トを取り出すべく、PCIバス222を要求する。TP I220は受信コントロール・リストをTLAN226 に供給し、そしてTLAN226は、データの受信を待 ってから受信コントロール・リストを実行する。受信コ ントロール・リストは順方向ポインタを含み、TLAN 226はそれを用いて次の受信コントロール・リストを 取り出し、コントロール・リストのチェーン(連鎖)を 形成する。しかし、望ましい実施例では、TPI 220 が各受信コントロール・リストの順方向ポインタを同一 ORECEIVE LIST MEMORY BASE

ADDRESSとともにロードする。ポート110からのデータがTPI220に受信さる場合、PCIバス・インタフェース824は仲裁に委ねて、PCIバス222の制御権を得てから、その受信コントロール・リスト・バッファ827a内の受信コントロール・リストを実行して、データをPCIバス222を介してTPI220に転送する。データ・パケット全体の転送が完了したとき、TLAN226は、現在の受信コントロール・リストの順方向ポインタ内のRECEIVE LIST

MEMORY BASE ADDRESSを使用し、 新しく別の受信コントロール・リストを要求する。

【0158】送信動作について説明する。TPI220 がそのTPI TX FIFOのいずれかから送信すべ きデータを検知し、仲裁に委ねてPCIバス222の制 御権を獲得する。それからTPI RX FIFOは、 送信リスト・メモリ・ベース・アドレス(TRANSM IT LIST MEMORY BASE ADDRE SS)をそれぞれのTLAN226のチャネル・パラメ ータ・レジスタ828bに、送信コマンドをコマンド・ レジスタ828aに書き込む。TLAN226は、TR ANSMIT LIST MEMORY BASE A DDRESSを用いて送信コントロール・リストを取り 出すべく、PCIバス222を要求する。送信コントロ ール・リストが受け取られると、TLAN226はその 送信コントロール・リストを送信コントロール・リスト ·バッファ827bに格納し、そして、格納されている 送信コントロール・リストを実行してパケット・データ を受け取る。送信コントロール・リストも順方向ポイン タを含み、通常はこれをTLAN226が次のアドレス として用いることによって次の送信コントロール・リス トを受け取り、コントロール・リストのチェーンを形成 する。ただし、示した実施例では、TPI 220は各 送信コントロール・リストの順方向ポインタをヌル値と ともにロードする。従って、その送信コントロール・リ

スト・バッファ827b内の送信コントロール・リストの実行後は、TLAN 226はTPI220が新しく別の送信コマンドを書き込むまで、待機することになる。

【0159】次に図33を参照する。該図はコントロー ル・リスト830を示している。これは受信と送信の両 方のコントロール・リストの形式であり、さらにRX CNTL LIST808a およびTX CNTL L IST808bの形式でもある。コントロール・リスト 830は、FORWARD_POINTERフィールド 831、PACKET_SIZEフィールド832a、 CSTATフィールド832b、COUNTフィールド 833、およびDATA_POINTERフィールド8 34を含む。各フィールドは32ビットであるが、PA CKET_SIZEフィールド832aとCSTATフ ィールド832bは、16ビットのフィールドである。 【0160】FORWARD_POINTERフィール ドは、一般に複数のコントロール・リストをチェーン化 するために使用される。受信動作については、FORW ARD_POINTERフィールド831がそれぞれの ケースで同じRECEIVELIST MEMORY BASE ADDRESSであるので、TPI220 が、RX CNTL LIST808aから何度も繰り 返して供給する受信コントロール・リストをTLAN2 26が実行する。このように、各TLAN226は、そ のカレントの受信コントロール・リストのFORWAR D_POINTERフィールド831内のRECEIV E LIST MEMORY BASEADDRESS を使用して、ネットワーク112から次のデータ・パケ ットが受信されたとき、次の受信コントロール・リスト を要求する。従って、受信動作に関しては、TLAN2 26に対してTPI220が動作開始コマンドを出す必 要がない。送信動作については、TPI220が毎回同 一のTX CNTL LIST808bからの送信コン トロール・リストを実行する。しかし、TPI220は FORWARD_POINTERフィールド831をヌ ル値(0000h)にセットし、従ってTPI220に よって開始されたときは、TPI220およびそれぞれ のTLAN226は1つの送信動作を実行する。いずれ かのTPIRX FIFOの中でデータが検知されて、 TPI220MTPI RX FIFOOFNFAOT LANポート上で送信動作を行っていないとき、TPI 220は送信コマンドをそれぞれのTLAN226に対 して発生し、送信動作が開始される。それぞれのTLA N226はTX CNTL LIST808bから送信 コントロール・リストを取り出し、その送信コントロー ル・リストを実行し、そしてFORWARD_POIN TERフィールド831のヌル値を検知したとき、デフ ォルトの状態に戻る。

【0161】PACKET_SIZEフィールド832

aは、通常データ・パケットのサイズを表示する。受信 動作については、TPI220が最初にRX CNTL LIST808a内のPACKET_SIZEフィー ルド832aをゼロにセットする。TLAN226がT PI220に対して1つのデータ・パケット全体の送信 を完了した後、TLAN226は、RX CNTL L IST808aのPACKET SIZEフィールド8 32aおよびCSTATフィールド832bに対して最 後のDWORDの書き込みを実行する。PACKET_ SIZEフィールド832aは実際のパケット・データ のサイズでロードされ、CSTATフィールド832b 内のフレーム完了ビットがセットされる。送信動作につ いては、TX CNTL LIST808bのPACK ET_SIZEフィールド832aは、TPI220に よってTLAN226に送信されるべきデータ・パケッ トのサイズでロードされる。HSBデータ転送インタフ ェース・ロジック819は、TX CNTL LIST 808bのPACKET_SIZEレジスタ・タグ81 9 c内のパケット・サイズDWORDを送信リスト・デ コード・ロジック814内のTX CNTL LIST 808bに書き込む。そして、TPI220が前述した ように送信コマンドを対応するTLAN226に書き込 み、TX CNTL LIST808bの内容が送信コ ントロール・リストとしてTLAN226に対して要求 されたときに供給される。

【0162】CSTATフィールド832bは、TPI 220とTLAN226との間におけるコマンドおよび 状態情報の受け渡しに使用される。TPI220はRX CNTL LIST808aのCSTATフィールド 832bを最初にゼロにセットする。TLAN226か らそれぞれのTPI RX FIFOへのパケット・デ ータの転送が完了したとき、TPI220はRX CN TL LIST808a内のCSTATフィールド83 2bのフレーム完了ビット(ビット14)をセットする ことによって、パケット・データ転送の完了を表示す る。TPI220は、データ・パケットをHSB206 を介してEPSM210へ転送を開始できる状態にある ことをポート状態ロジック820に知らせる。そしてポ ート状態ロジック820は、それぞれのTPI RX FIFO内にEPSM210によるポーリングに応答し て、EPSM210に対して送信可能なデータがあるこ とを表示する。パケットの終わりは必ず転送しなければ ならないため、たとえパケットの終わりのデータ量がR BSIZEもしくはTBUSの値に適合しない場合で も、同様である。

【0163】TPI220は、EPSM 10からのデータ・パケットの受信中におけるAL_FCS_IN*(またはFBPN*)信号の状態に基づいて、TX CNTL LIST808bのCSTATフィールド832b内のパス巡回冗長検査CRC(Cyclic Re

dundancy Check) ビットをセットする。 TPI220は、データ・パケットがCRCに使用されるデータを含んでいるかどうかを示すCRCビットをセットする。CRCを含むイーサネットのデータ・パケットには、パケット・データに加えて誤り検査に用いられる4バイトのCRCデータが入っている。

【0164】DATA_POINTERフィールド83 4は、データ転送動作中にTLAN226によってアサ ートされるべきPCIアドレスを指定する。このアドレ スは、パケット・データ・メモリ・ベース・アドレス (PACKET DATAMEMORY BASE A DDRESS) であって、送信および受信動作の両方に 同じものであることが望ましい。データ受信動作中、T LAN226 MPACKET DATA MEMORY BASE ADDRESSをアサートし、受信データ 復号ロジック813がPCIバス222上のアドレスお よびライト・サイクルをデコードし、そして、選択され ているTPI RX FIFO内へパケット・データが 受容されるように、PCI RX FIFOコントロー ル・ロジック817をイネーブルする。データ送信動作 中、TLAN226がPACKET DATA MEM ORY BASE ADDRESSをアサートし、送信 データ復号ロジック815がアドレスおよび読み出し動 作をデコードし、そしてTPI TX FIFOからの パケット・データの送信を促進するように、PCI T X FIFO制御ロジック816をイネーブルする。

【0165】COUNTフィールド833は、存在するデータの量あるいはDATA_POINTERフィールド834の現在値における使用可能なバッファ・スペースを示す。データ受信動作中、受信リスト・デコード・ロジック812は、COUNTフィールド833をTPIコントロール・レジスタ846のRCV_DATA_COUNTレジスタ847b(第8F図)内に書き込まれる値に設定する。RCV_DATA_COUNTレジスタ847bの値でTPI220が受信すべき最大バケット・サイズが決まる。既定値は1,518バイトであって、これはCRCの4バイトを含むイーサネット・データ・パケットの最大サイズである。データ送信動作中、TPI220はCOUNTフィールド833をPACKET_SIZEフィールド832aと同じ値に設定する。

【0166】次に図34を参照する。該図は、TPI220に使用されるTPI PCIコンフィギュレーション・レジスタ835の定義を示している。TPI PCIコンフィギュレーション・レジスタ835は、TPI220専用の追加的なレジスタ、およびすべてのPCIバスのアーキテクチャに共通のレジスタを含む。すべてのPCIバスに共通のレジスタは、DEVICE_IDレジスタ836a、VENDOR_IDレジスタ836b、状態(STATUS)レジスタ837a、コマンド

(COMMAND) レジスタ837b、CLASS_C ODEVYZ9838a、REV_IDVYZ9838 b、BISTレジスタ839a、HDR_TYPEレジ スタ839b、レイテンシすなわち待ち時間 (LATE NCY) レジスタ839c、CACHELSレジスタ8 39d、MAXLATレジスタ845a、MINGNT レジスタ845b、INTPINレジスタ845c、お よびINTLINEレジスタ845dである。 TPI 220専用のレジスタは、TPIコントロールIOベー ス・アドレス (CONTROL IO BASEADD RESS) レジスタ840、TP I コントロール・メモ リ・ベース・アドレス (CONTROL MEMORY BASE ADDRESS) レジスタ841、送信リ スト・メモリ・ベース・アドレス (TRANSMIT LISTMEMORY BASE ADDRESS) V ジスタ842、受信リスト・メモリ・ベース・アドレス (RECEIVE LIST MEMORY BASE ADDRESS) レジスタ843、およびパケット・デ ータ・メモリ・ベース・アドレス(PACKET DA TA MEMORY BASE ADDRESS)レジ スタ844である。

【0167】初期化後、TPIコントロールIOベース ·アドレス·レジスタ840にはTPIコントロール・ レジスタ846のためのTPI CONTROL IO BASE ADDRESSが入っている。TPIコン トロール・メモリ・ベース・アドレス・レジスタ841 にはTPIコントロール・レジスタ846のためのTP I CONTROL MEMORY BASE ADD RESSが入っている。このように、TPIコントロー ル・レジスタ846は、PCIバス222の入出力とメ モリ・スペースの両方でアクセスが可能である。送信リ スト・メモリ・ベース・アドレス・レジスタ842に は、送信リストデコード・ロジック814によってデコ ードされるTX CNTL LIST808bのための TRANSMIT LIST MEMORY BASE ADDRESSが入っている。受信リスト・メモリ・ ベース・アドレス・レジスタ843には、受信リストデ コード・ロジック812によってデコードされるRX CNTL LIST808anthORECEIVE LIST MEMORY BASE ADDRESS% 入っている。パケット・データ・メモリ・ベース・アド レス・レジスタ844には、TPI220のデータ・バ ッファ807に対応するPACKET DATA ME MORY BASE ADDRESSが入っている。P ACKET DATA MEMORY BASE AD DRESSは、送信リスト・デコード・ロジック814 と受信リスト・デコード・ロジック812の両方によっ てデコードされる。

【0168】次に図35を参照する。該図は、TPI 220に使用されるTPIコントロール・レジスタ84

6の定義の図解である。TPIコントロール・レジスタ 846は、RCV_DATA_COUNTレジスタ84 7b、XBSIZE3レジスタ848a、XBSIZE 2レジスタ848b、XBSIZE1レジスタ848 c、XBSIZEOレジスタ848d、RBSIZE3 レジスタ849a、RBSIZE2レジスタ849b、 RBSIZE1レジスタ849c、RBSIZE0レジ スタ849d、NET_PRI3レジスタ850a、N ET_PRI2レジスタ850b、NET_PRI1レ ジスタ850c、NET_PRIOレジスタ850d、 TLANOメモリ・ベース・アドレス (MEMORY BASEADDRESS) レジスタ851、TLAN1 メモリ・ベース・アドレス・レジスタ852、TLAN 2メモリ・ベース・アドレス・レジスタ853、および TLAN3メモリ・ベース・アドレス・レジスタ854 を含む。

【0169】RCV_DATA_COUNTレジスタ8 47bは、TPI 20が処理した受信データ・パケッ トの最大サイズを格納する。TPI220は、この値を 取り出してRX CNTL LIST 08aのCOU NTフィールド833に入れる。XBSIZEレジスタ 848a~dの各々は、それぞれのポートについてDW ORD単位の送信バースト・サイズを保持している。す なわち、PORT24にはXBSIZE0、PORT2 5 にはXBSIZE1、PORT26にはXBSIZE 2、そしてPORT27にはXBSIZE3である。X BSIZEの送信バースト・サイズの値は、それぞれの ポートに対してEPSM210からデータを要求できる だけの十分なパケット・バッファ・スペースがそれぞれ のTPITX FIFOにあるかどうかを判定すると き、TPI220のHSB TXFIFOコントロール ・ロジック822およびポート状態ロジック820によ って用いられる。RBSIZEレジスタ849a~dの 各々は、それぞれのポートについてDWORD単位のH SB受信バースト・サイズを保持する。すなわち、PO RT24 CURBSIZEO, PORT25 CURBS IZE1、PORT26にはRBSIZE2、そしてP ORT27にはRBSIZE3である。RBSIZEの 受信バースト・サイズの値は、それぞれのポートからE PSM210に対する受信データ転送を要求できるだけ の十分なパケット・データがそれぞれのTPI RX FIFOにあるかどうかを判定するとき、HSB RX FIFOコントロール・ロジック821およびポート 状態ロジック820によって用いられる。 図解した実施 例において、XBSIZEおよびRBSIZEレジスタ 848、849の値はそれぞれが等しく、またTBUS の値とも等しい。しかし、XBSIZEレジスタ848 およびRBSIZEレジスタ849は、必要に応じて任 意のバースト転送値でプログラミングされる。

【0170】NET_PRIレジスタ850は、それぞ

れのポートに関するそれぞれのネットワーク優先権の値 を保持する。すなわち、PORT24にはNET_PR IO、PORT25にはNET_PRI1、PORT2 6 CULTURE OF THE PRIZE OF THE PORT 27 CULTURE T_ PR I 3である。これらの値は、送信リスト・デコ ード・ロジック814がそれぞれのポートの送信優先権 を設定するために使用される。TLANOメモリ・ベー ス・アドレス・レジスタ851は、PORT24につい TTLANO MEMORY BASE ADDRES SというPCIメモリ・アドレスを保持する。TLAN 1メモリ・ベース・アドレス・レジスタ852は、PO RT25についてTLAN1 MEMORY BASE ADDRESSというPCIメモリ・アドレスを保持 する。TLAN2メモリ・ベース・アドレス・レジスタ 853は、PORT26についてTLAN2 MEMO RY BASE ADDRESSというPCIメモリ・ アドレスを保持する。TLAN3メモリ・ベース・アド レス・レジスタ854は、PORT27についてTLA N3 MEMORY BASE ADDRESSという PCIメモリ・アドレスを保持する。これらのレジスタ のそれぞれを、起動時にCPU 230が各TLAN 226のアドレスを認識してから初期化する。これらの 値はPCITX FIFOコントロール・ロジック81 6に供給され、このロジックがPCIバス222上にそ れぞれの送信コマンドを出してパケット送信動作を開始 するために該値を使用する。

【0171】次に図36を参照する。該図は、ネットワーク・スイッチ102の初期化、起動あるいはリセット時におけるCPU230のPCI初期化動作を図解したフローチャートである。最初のステップ855において、CPU230はPCIバス222のコンフィギュレーションを行い、それぞれのTLAN226をPCIメモリ・スペースにマッピングし、そして、このコンフィギュレーションをPCIバス222を介してTPI PCIコンフィギュレーション・レジスタ835に書き込む。PCIバス222のコンフィギュレーションを行う手順は既知であり、ここではさらに説明しない。

【0172】特に、DEVICE_IDレジスタ836 aは、標準のPCIデバイスIDレジスタであり、その値は0x5000hに設定される。VENDOR_IDレジスタ836bは標準のPCIベングIDレジスタであり、その値は0x0E11hに設定される。STATUSレジスタ837aは標準のPCIデバイス状態レジスタである。COMMANDレジスタ837bは標準のPCIデバイス・コマンド・レジスタである。CLASS_CODEレジスタ838aは標準のPCIデバイス・クラス・コード・レジスタであり、その値は0x060200hに設定される。REV_IDレジスタ838bは標準のPCIデバイス改定IDレジスタであり、その値は0x06hに設定される。BISTレジスタ83

9aは標準のPCI BIST状態レジスタであり、そ の値は0x00hに設定される。HDR_TYPEレジ スタ8396は標準のPCIヘッダ・タイプ・レジスタ であり、その値はOx80hに設定される。LATEN CY(待ち時間)レジスタ839cは標準のPCI待ち 時間レジスタであり、CPU230によって初期化され る。CACHELSZレジスタ839dは標準のPCI キャッシュ・ライン・サイズ・レジスタであり、CPU 230によって初期化される。MAXLATレジスタ8 45aは標準のPCI最長待ち時間レジスタであり、そ の値はOxOOhに設定される。MINGNTレジスタ 845 bは標準のPC I デバイス・ミニマム・グラント ・レジスタであり、その値は0x00hに設定される。 INTPINレジスタ845cは標準のPCIデバイス 割り込みピン・レジスタであり、その値はOxOOhに 設定される。INTLINEレジスタ845dは標準の PCIデバイス割り込みライン・レジスタであり、CP U 230によって設定される。

【0173】ステップ855では、さらにCPU230 がOxFFFFFFFFFhの値を次のそれぞれのレジス タに書き込む。すなわち、TPI CONTROL I OBASE ADDRESSレジスタ840; TPI CONTROL MEMORY BASE ADDR ESSレジスタ841; TRANSMIT LIST MEMORY BASE ADDRESSレジスタ8 42: RECEIVE LIST MEMORY B ASE ADDRESSレジスタ843;およびPAC KET DATA MEMORY BASE ADDR ESSレジスタ844に書き込む。それぞれへの書き込 み完了後、TPI220が各レジスタ内の値を、指示さ れた特定のレジスタに求められる量の入出力(I/O) またはメモリ・スペースを示す値に置き換える。CPU 230は、それに応答して各レジスタ内のそれぞれの新 しい値を読み取り、各レジスタにベース(基準)・アド レスを書き返し、そのエンティティをPCI I/Oま たはメモリ・スペースにマッピングする。

【0174】特に、必要なメモリ・スペースの量を決定してから、CPU230はCONTROL IO BASE ADDRESSをTPI CONTROL IO BASE ADDRESSレジスタ840に書き込んで、TPIコントロール・レジスタ846の入出力スペースへのアクセスを可能とし、CPU230はTPIC ONTROL MEMORY BASE ADDRES SをTPI CONTROL MEMORY BASE ADDRESSレジスタ841に書き込んでTPIコントロール・レジスタ846のメモリ・スペースへのアクセスを可能とし、CPU230はTRANSMIT LIST MEMORY BASEADDRESSをTX CNTL LIST808bメモリ・ブロックのアドレスに対応するTRANSMIT LIST MEM

ORY BASE ADDRESSレジスタ842に書 き込み、CPU230は RECEIVE LISTM EMORY BASE ADDRESS&RX CNT L LIST808aのアドレスに対応するRECEI VE LIST MEMORY BASEADDRES Sレジスタ843に書き込み、そしてCPU230はP ACKETDATA MEMORY BASE ADD RESSをデータ・バッファ807のPCIアドレスに 対応するPACKET DATA MEMORY BA SE ADDRESSレジスタ844に書き込む。 【0175】次のステップ856aにおいて、CPU2 30はPCIバス222上のそれぞれのTLAN226 に対して1つずつ問い合わせを行い、存在するTLAN の数、およびそれらのTLANの対応するPCIアドレ スを認識する。続くステップ856bで、CPU230 は問い合わせたTLAN226を既知で休止の状態に初 期化する。そしてCPU230は、次のステップ857 でTLAN226がそれ以上存在するかどうかを調べ、 もし存在すればステップ856aに戻って、次のTLA N226に対して問い合わせを行い、PCIバス222 上のTLAN226がすべて初期化されるまでこれを繰 り返す。この時点では、TLANO MEMORY B ASE ADDRESS TLAN1 MEMORY BASEADDRESS, TLAN2 MEMORY BASE ADDRESS, SLUTLAN3 MEM ORY BASE ADDRESSの値は既知である。 【0176】次のステップ858において、CPU23 Oは、図35に関して前述したように、TPIコントロ ール・レジスタ846を適切な値に初期化する。これ は、TLANO MEMORY BASE ADDRE SS TLAN1 MEMORY BASE ADDR ESS, TLAN2 MEMORY BASE ADD RESS SLUTLAN3 MEMORY BASE ADDRESSの値を含む。続くステップ859で、 CPU2301 RECEIVE LIST MEMO RY BASE ADDRESSをチャネル・パラメー タ・レジスタ828bに書き込み、各TLAN226の 受信動作の始動を開始する。受信動作の開始はステップ 960で完了し、CPU230が各TLAN226のコ マンド・レジスタ828aに対して書き込みを行う。こ のように初期化されて、それぞれのTLAN226は受 信コントロール・リストを要求するために、PCIバス 222を要求して、直ちに受信動作を始める。

【0177】次に図37を参照する。該図は、各TLAN226についてネットワーク・スイッチ102が行う受信動作を図解するフローチャートである。動作は第1ステップ861aで始まり、TLAN226は、PCIアービタ811にPCIバス222を要求してこれを受け取る。TLAN226は第2ステップ861bでRECEIVE LIST MEMORY BASE AD

DRESSをPCIバス222にアサートして受信コントロール・リストを要求し、TPI220が第3のステップ861cで受信コントロール・リストをそのTLAN226に供給する。受信コントロール・リストは、受信したデータ・パケットをどこで、もしくはどのように送信するかをTLAN 226に知らせるためのPACKETDATA MEMORY BASE ADDRESSを含む。次の第4のステップ8611で、TLAN226はPCIバス222の制御権を放棄する。

【0178】TLAN226は、次のステップ862a において、最終的にネットワーク112からデータ・パ ケットを受信し、ステップ862bにおいて、PCIバ ス222の制御権を要求してこれを受け取る。TLAN 226はステップ862cで、PACKET DATA MEMORY BASE ADDRESS&PCIN ス222上のアドレスとして用い、1バーストのデータ の書き込みを行い、一方TPI220は、ステップ86 2dにおいて、そのデータを選択されたTPIRX F IFOに書き込む。書き込みバーストの完了と同時に、 TLAN226は次のステップ862eに移って、PC Iバス222の制御権を放棄する。さらに次のステップ 865において、TLAN226は、最終DWORDの 書き込み動作で示されるべき、パケット・データの全体 のTPI RX FIFOに対する送出が完了したかど うかをチェックし、まだであれば、動作はステップ86 2bへ戻り、TLAN226はもう一度PCIバス22 2を要求するために別のバースト・データを送る。

【0179】 TLAN226は、データ・パケットの最 終部分を送り終わった後、最後の反復動作を行って、T PI RX FIFOに対しパケットの終わりを知らせ る。特にTLAN226は、TPI220のRX CN TL LIST808a内のPACKET_SIZEフ ィールド832aおよびCSTATフィールド832b に対して、最後の1DWORDの転送を実行する。この DWORDの転送によって、RX CNTL LIST 808 aが完了したばかりのデータ・パケットのパケッ トのサイズで更新され、CSTATフィールド832b 内のフレーム完了ビットが更新される。TPI220は この書き込み動作をステップ865で検知して動作完了 を表す内部フラグをセットし、ステップ866におい て、その適宜の状態をポート状態ロジック820に渡 す。動作はステップ861aへ戻って、別の受信コント ロール・リストを要求する。

【0180】次に図38を参照する。該図は、TPI220からEPSM210へのHSB206を介した受信データ転送動作を図解するフローチャートである。動作は最初のステップ876で開始し、TPI220のボート状態ロジック820が、TPI RX FIFOのいずれか1つに存在するTPIコントロール・レジスタ846で用意されたそれぞれのRBSIZEと比べて等し

いか大きい一定量のデータを検知するか、もしくは、T LAN226によって表示されているそのポートに関す るパケットの終わりEOPを検出する。

【0181】次のステップ877では、TPI220がEPSM210のボーリングに応答し、各TPI RXFIFO内に十分なデータが存在するか否かを表すPKT_AVAIL[6]*信号を多重化の方式で適切にアサートする。このボーリングは、独立して発生し、クラリフィケーションの目的で含まれている。TPI220のいずれかのTPI RX FIFO内に十分なデータが存在することをPKT_AVAIL[6]*信号が表示した場合、EPSM210の使用可能な受信バッファ内に十分なバッファ記憶スペースがあれば、EPSM210はHSB206上でリード・サイクルを開始する

【0182】TPI220のポート状態ロジック820 は、HSB206上のリード・サイクルを検知し、当該 のTPI RX FIFOを選択して次のステップ87 9でデータを供給する。それからTPI220は、ステ ップ880において、EPSM210に対しHSB20 6を介してデータ・バーストを転送する。ステップ88 Oでのデータ転送中、次のステップ881aで、ポート 状態ロジック820がHSB206を介した現在のデー 夕転送がパケットの始めであると判断すれば、データ転 送中にTPI220がステップ881bにおいてHSB 206上でSOP*信号をアサートする。同様に、ステ ップ880でのデータ転送中、ステップ882aにおい て、ポート状態ロジック820がHSB206を介した 現在のデータ転送がパケットの終わりであると判断すれ ば、データ転送中にTPI220が、ステップ882b において、HSB206上でEOP*信号をアサートす る。ステップ882aまたは882bから、動作はステ ップ876へ戻る。

【0183】次に図39を参照する。該図は、EPSM 210からTPI220へパケット・データを送るため のHSB206を介した送信データ転送動作を図解する フローチャートである。動作はステップ890で開始 し、TPI220のポート状態ロジック820がTPI TX FIFOののいずれか1つに、対応するXBS IZEと比較して等しいか大きいバッファ・スペースが あることを検知する。動作は次のステップ891へ進 み、ポート状態ロジック820は、EPSM210のポ ーリングに応答してBUF_AVAIL[6]*信号を 多重化の方式で適切にアサートし、対応するTPI T X FIFO内に使用可能なバッファ・スペースがある ことを表示する。前述したように、このポーリングは独 立して発生し、クラリフィケーションの目的で含まれて いる。次のステップ892において、十分なスペースの あるTPI TX FIFOに対してEPSM210が 転送するだけの十分なデータがあるとき、EPSM21

Oは、HSB206上でそのTPI TX FIFOに対応するボートへのライト・サイクルを開始する。続くステップ893では、TPI220のボート状態ロジック820がHSB206上のライト・サイクルを検知し、指示されたボートに適当なTPI TX FIFOを選択する。次のステップ894において、EPSM210はTPI220に対してHSB206を介し1バーストのデータを転送し、TPI220はそのデータをTPI220内の対応するTPI TX FIFOに書き込む。

【0184】ステップ895aにおいて、TPI220がステップ894のデータ・バースト中にSOP*信号がアサートされたことを検知した場合、そのパケット・サイズを持っているデータの先頭のDWORDは、ステップ895bにおいてPACKET SIZEタグ・レジスタ819cに入れられる。ステップ896aにおいて、TPI220が、ステップ894でのデータ・バースト中にEOP*信号がアサートされたことを検知すれば、TPI220はステップ896でパケットの終わりを表すTPI220内のフラグをセットする。ステップ896aまたは896bから、動作はステップ890へ戻る。

【0185】次に図40を参照する。該図は、各TLAN226に関するネットワーク・スイッチ102の送信動作を図解するフローチャートである。最初のステップ867において、TPI220はTPI TX FIFOのいずれか1つの中にデータを検知し、それに応答してPCIバス222を要求し、PCIアービタ811からこれの制御権を受け取る。次のステップ868で、TPI220は、対応するTLAN226のコマンド・レジスタ828aに送信コマンドを書き込む。TPI220は、その後ステップ869で、PCIバス222の制御権を放棄する。

【0186】続くステップ870aにおいて、送信コマ ンドを受け取ったTLAN226は、PCIバス222 の制御権を要求し、PCIアービタ811からこれの制 御権を受け取り、TPI220に対して送信コントロー ル・リストを要求する。次のステップ870bで、TP I220はPCIバス222の制御権を持っているTL AN226に送信コントロール・リストを供給し、TL AN226はその送信コントロール・リストをその送信 コントロール・リスト・バッファ827bに入れる。続 くステップ870cにおいて、TLAN226はPCI バス222の制御権を放棄するが、直ちにステップ87 OdでPCIバス222の制御権を再要求する。再びP CIバス222の制御権を得ると、TLAN226はス テップ871aでTPI220に対して1バーストのデ ータを要求し、送信コントロール・リストの実行を開始 する。特に、TLAN226は、ステップ871aにお いて、PCIバス222上でPACKET DATA

MEMORY BASEADDRESSをアサートする。続くステップ871bでは、TPI220がそれに応答して、対応するTPI TX FIFOを選択してイネーブルし、PCIバス222を介してTLAN226にデータを供給する。それぞれのデータ・バースト後、TLAN226は、ステップ871cにおいてPCIバス222の制御権を放棄する。ステップ872aにおいて、データのパケット全体の転送が完了していないと判定すると、動作はステップ870cに戻り、TLAN226は再びPCIバス222の制御権を要求し、最終的に該制御権を取り戻す。

【0187】ステップ872aにおいて、パケットの送信が完了していると判定すると、動作はステップ873aに移り、TLAN226はTPI220に対してデータ転送完了の旨を書き込み、TPI220はそれに応答して動作の完了を表示する。特に、TLAN226はTX CNTL LIST808bのCSTATフィールド832bに最後の1DWORDの書き込みを行い、CSTATフィールド832bに、TX CNTL LIST808bのPACKET_SIZEフィールド832aが、TPI220によってTLAN226に送信されるベラデータ・パケットのサイズでロードされる。TLAN226は、書き込み動作を完了すると、ステップ873bでPCIバス222を放棄する。ステップ873bから、動作は次の送信動作に備えてステップ867に戻る。

【0188】CPU230による初期化後、TPI22 OはTLAN226と協調して動作するように構成され ることによって、CPU230がネットワーク・スイッ チ102の他の重要なタスクや機能を遂行することがで きる点は、高い評価に値する。CPU230は、PCI バス222上のデバイスのタイプや数を確認し、対応す るアドレス値を割り当てて、PCIメモリおよび入出力 スペースを初期化する。CPU230は、TLAN22 6のアドレス値をTPI220に供給する。さらに、C PU230はTPI220のアドレスの初期値をそれぞ れのTLAN226に供給し、コマンドを挿入して動作 を起動する。TLAN226は、コントロール・リスト を要求して該コントロール・リストを実行し、そのコン トロール・リスト内のアドレスにあるメモリとの間で、 データの読み書きを行うように構成される。TPI22 0はまた、各コントロール・リストを更新し、それぞれ を、要求している各TLAN226に供給するように構 成される。さらに、TPI220は、適宜のTLAN2 26にコマンドを書き込んで送信動作を開始するよう構 成され、また対応する送信コントロール・リストを後続 の要求に応じて供給するように構成される。このように して、CPU230は初期化の実行後は、ネットワーク ・スイッチ102の他の機能を自由に遂行することがで きる。

【0189】図41は、メモリ212の編成を図解する ブロック図である。示した実施例では、メモリ212の サイズは4~16メガバイト(Mbyte)であるが、 このメモリ・サイズは可変であって、必要に応じた増減 が可能である。図41~図47に示すメモリ・セクショ ン・ブロックの幅、従って各メモリ・ラインの幅は、1 DWORDすなわち32ビットである。メモリ212 は、ハッシュ・メモリ・セクション902およびパケッ ト・メモリ・セクション904という、2つの主なセク ションに分けられる。ハッシュ・メモリ・セクション9 02はネットワーク・デバイス識別セクションとして機 能し、ネットワーク・スイッチ102に結合しているネ ットワーク106、112内の1つまたは複数のネット ワーク・デバイスを識別する。ハッシュ・メモリ・セク ション902のサイズは、必要なデバイス、関連のアド レスおよびエントリの数に基づいて、プログラミングす ることができる。示した実施例において、ハッシュ・メ モリ・セクション902は256キロバイト (Kbyt e)のメモリで、最小8K(K=210=1,024)か ら最大16Kまでのアドレスをサポートする。 ハッシュ メモリ・セクション902は、メモリ212内のどこ に置かれてもよく、示した実施例ではメモリ212の先 頭に位置している。パケット・メモリ・セクション90 4のサイズは、メモリ212の残りの領域、すなわちハ ッシュ・メモリ・セクション902が使用していない部 分である。

【0190】図42は、メモリ212のハッシュ・メモリ・セクション902の編成を示すブロック図である。ハッシュ・メモリ・セクション902は長さが256キロバイトとして示されているが、ハッシュ・メモリ・セクションのサイズは固定、あるいは必要に応じてプログラミング可能であることは理解されよう。ハッシュ・メトリ・セクション902は、一次的なハッシュ・エントリのための1番目の128キロバイトの一次ハッシュ・エントリ・セクション906、およびチェーン(連鎖)・ハッシュ・エントリ用の2番目の128キロバイトのチェーン・ハッシュ・エントリ・セクション908という、2つの128キロバイトのセクションに分かれている。セクション906、908の各々は、それぞれの長さが16バイトの8Kのエントリを含む。

【0191】図43は、一次ハッシュ・エントリ・セクション906とチェーン・ハッシュ・エントリ・セクション908の両方を含む、ハッシュ・メモリ・セクション902内の各エントリを表すハッシュ・テーブル・エントリ910の編成の図解である。各エントリ910は、ネットワーク・スイッチ102に結合しているネットワーク106、112のネットワーク・デバイスの1つに対応する。各一次エントリは1つのハッシュ・アドレスに存在し、ハッシュ・アドレスはそのデバイスのMACアドレスを「ハッシュ」して決定される。特に、ネ

ットワーク・デバイスには、物理アドレスあるいはMA Cアドレスとも呼ばれる48ビットのハードウェア・ア ドレスが割り当てられ、このアドレスは製造過程におい て、あるいはネットワークの設置中に、ジャンパまたは スイッチを設定して各ネットワーク・デバイスに割り当 てられる一意の数値である。このMACアドレスの一部 は、米国電気電子技術者協会IEEE(Institu te of Electrical and Elec tronics Engineers)によって製造業 者に割り当てられたもので、その製造業者のすべての製 品に共通しており、ハードウェア・アドレスの他の一部 は、ハードウェアの製造業者が割り当てた一意の値であ る。ハッシュ・テーブル・エントリ910最初の6バイ ト、すなわちバイト5~0には、その項目に関連するデ バイスのMACアドレスが入っている。従ってネットワ ーク・スイッチ102は、そのMACソース・アドレス を含むデータ・パケットを送信する各ネットワーク・デ バイスに、1つのハッシュ・テーブル・エントリを付加

【0192】ネットワーク106、112内の各ネット ワーク・デバイスから送信されるそれぞれのデータ・パ ケットは、一般に送信元と受信先のMACアドレスを含 み、これらは両方とも、いくつかのアルゴリズムの1つ に従ってハッシュされるものである。示した実施例にお いては、各MACアドレスの2つの部分を論理的に結合 あるいは比較して対応するハッシュ・アドレスを算出す る。各部分は13ビットから16ビットであり、排他的 論理和(XOR)のロジックを使用してビット単位の方 式で結合され、13から16ビットのハッシュ・アドレ スを形成する。例えば、最初の16ビットのMACアド レスMA[15:0]と、次の16ビットのMACアド レスMA[31:16]とのビット単位の方式による論 理和が、ハッシュ・アドレスHA[15:0]となる。 ある実施例では、ハッシュされた結果の最初の13、1 4、15、または16ビットが、ハッシュ・アドレスH Aとして使用される。あるいは、MACアドレスの最初 の13ビットのMA[12:0]を次の13ビットのM A[25:13]とハッシュして、13ピットのハッシ ュ・アドレスHA[12:0]を得る。もしくは、MA Cアドレスの最初の14ビットのMA[13:0]を次 の14ビットのMA[27:14]とハッシュして、1 4ピットのハッシュ・アドレスHA[13:0]とする など、以下同様に行われる。ハッシュ処理には多種多様 なアルゴリズムが知られており、当業者には既知のよう に、アドレス・ビットの特定の組み合わせの結合に用い られること、および本発明は何ら特定のハッシュ法に限 定されるものではないことは、理解されであろう。

【0193】ハッシュ・アドレスは、一次ハッシュ・エントリ・セクション906内のそれぞれのハッシュ・エントリの位置を特定するための実アドレス、またはオフ

セット・アドレスとして使用される。MACアドレスは 一意であるが、ハッシュ・アドレスの場合は、異なった 2つのMACアドレスが同じハッシュ・アドレスにハッ シュする限りにおいて、一意である必要はない。チェー ン・ハッシュ・エントリ・セクション908は、本明細 書で後に詳述するように、異なったデバイスの重複した ハッシュ・アドレスを格納すべく用意されている。ハッ シュ・アドレスでアクセスできる一次ハッシュ・エント リ・セクション906と、一次ハッシュ・エントリ・セ クション906の先頭エントリ内にあるリンク・アドレ スでアクセス可能なチェーン・ハッシュ・エントリ・セ クション908による編成により、少なくとも1つのブ ランチ動作が節約できる。ポインタのリストを用いてテ ーブル・エントリにアクセスするのではなく、メモリ2 12内の最初のエントリは1回のブランチ動作で検索さ れ、次のエントリは2回目のブランチ動作で、というよ うに以下同様である。このように、メモリ212の以上 のような編成によってアクセス1回につき少なくとも1 つのブランチ動作が節約できるため、ハッシュ・エント リに対するアクセスの効率が向上する。

【0194】ハッシュテーブル・エントリ910の次の バイト(6)には、デバイスが接続されている関連のポ ート番号を識別する2進ポート番号(PortNum) が入っており、ここでPORTOのポート番号はゼロ、 PORT1のポート番号は1、(CPU230の)PO RT28のポート番号は28、というようになってい る。次のバイト(7)は、制御およびエイジ情報バイト (CONTROL/AGE)であり、エントリが有効で あるかどうかを識別するバリッド・ビット(VALID ENTRY)を含み、これがロジック1であればそのエ ントリは有効、ロジックOであればその項目は有効でな い、つまり空ビットであることを示す。CONTROL /AGEバイトは、このデバイスに関する最後のソース ・アクセスからの経過時間を表す2進のエイジ数(AG) E)を含む。最後のソース・アクセスから予め決められ た不使用の時間量が経過すれば、デバイスは老化してC PU230によってハッシュ・エントリから削除され る。経過時間はいくつかの方法の1つを用いて測られ、 その単位は秒かそれ以下、分、時、その他である。デバ イスを老化とみなす不使用時間は、プログラミングが可 能である。他の実施例において、AGE数は特定のデバ イスが「旧」であるかどうかを表すために用いられる1 つのビットであり、一定の経過時間あるいはそのような 要因で設定される。

【0195】次の4バイト(B:8)は、もし適用されていれば、ポートのグループを表す29ビットの仮想LAN(VLAN)のビットマップ値を定義する。VLAN値の各ビットはポートのそれぞれ1つに対応し、デバイスかポートがそのポートとグループ化されれば、セットされる。従ってVLAN値は、その他のポートのう

ち、どのポートがデバイスとグループ化されたかを識別 する。これにより、ネットワーク106、112を任意 の組み合わせでグルーピプ化して、ネットワーク・スイ ッチ102に結合された複数の異なったTLANを形成 することができる。例えば、最初の5ポートPORTO ~PORT4が一緒になってグルーピングされれば、そ れぞれのVLAN値は000001Fhとなる。ここ で、hは16進数を示す。PORT2に結合されている 1つのデバイスから送られたBCパケットは、PORT O、PORT1、およびPORT3にリピートされ、ネ ットワーク・スイッチ102のその他のすべてのポート にはリピートされない。VLAN値が全部1か1FFF FFFFhであれば、そのデバイスにグループ化が適用 されていないことを表している。1つのデバイスを複数 のグループに関連させられることに留意する必要があ る。他の実施例においては、各デバイスが属するいくつ かのVLANグループがあれば、それらの2つ以上を識 別するために1つのVLANフィールドを含むことがで きる。

【0196】各ハッシュ・テーブル・エントリ910の 最後の4バイト (F:C) は、チェーン・ハッシュ・エ ントリ・セクション908内で、もしあれば、同じハッ シュ・アドレスを持った次のエントリを指示するリンク アドレス(LINK A[31:0]すなわちLIN K ADDRESS) である。次のエントリは、チェー ン・ハッシュ・エントリ・セクション908内で次の使 用可能なロケーションに格納されている。このように、 2つの異なったデバイスの2つのMACアドレスが同一 のハッシュ・アドレスにハッシュすれば、最初の、すな わち「一次」エントリが一次ハッシュ・エントリ・セク ション906に格納され、2番目のエントリがチェーン ・ハッシュ・エントリ・セクション908内に格納さ れ、一次エントリのLINK ADDRESSが2番目 のエントリを指示する。別のMACアドレスが最初の2 つと同じハッシュ・アドレスをハッシュすれば、各追加 エントリはチェーン・ハッシュ・エントリ・セクション 908に格納され、LINKADDRESSによって連 続した順序で、一緒に連鎖される。従って、最初が2番 目を指示し、2番目が3番目を指示し、以下同様とな る。それぞれのエントリは、ハッシュ・テーブル・エン トリ910のフォーマットに従う。LINKADDRE SSの形式は、適宜自由に定義することができる。LI NK ADDRESSは一般に、メモリ212内のハッ シュ・メモリ・セクション902を指示するベース・ア ドレス・ポーション、およびハッシュ・メモリ・セクシ ョン902内の実際のエントリへのオフセット・ポーシ ョンを含む。下位のアドレス・ビットは、バイト整合の ために必要に応じてゼロに設定する。各チェーン内の最 後のエントリは、LINK ADDRESSの一部をゼ ロにセットして識別する。例えば、LINK ADDR

ESSのビット [31:28] をゼロにセットして、最後のエントリを表す。

【0197】図44は、メモリ212のパケット・メモ リ・セクション904の編成を示すブロック図である。 示した実施例において、メモリ212のパケット・メモ リ・セクション904は複数の隣接した等しいサイズの セクタ912として編成され、各セクタ912は、セク タ・プレフィクス914と呼ばれるセクタ情報セクショ ン、および1つまたは複数のパケット・データ・ブロッ クを含むパケット・セクション916を含む。各セクタ 912は、設計を簡略化しオーバーヘッドを下げるた め、メモリ212の機能を遂行するメモリ・デバイスの ページ・サイズに対応して、そのサイズを2Kバイトに することが望ましい。示した実施例において、FPM DRAM SIMMは4Kバイトのページ・バウンダリ (境界)で編成され、同期DRAM SIMMは2Kb y t e のページ・バウンダリで編成されている。従っ て、2Kバイトのセクタ・サイズで、サポートされるタ イプのメモリ・デバイスに十分である。セクタ912は 初期において空であるが、LINK ADDRESSと 一緒にチェーン化されて、空メモリ・セクタのFREE POOL CHAIN (フリープール・チェーン)を形 ,成する。

【0198】ポート104、110のそれぞれから新し い情報のパケットが受け取られると、1 つまたは複数の セクタ912がFREEPOOL CHAINから切り 離され、1ポートにつき1つのRECEIVE SEC TOR CHAIN内で一緒にリンクされる。また、各 パケットは、同じまたは別のRECEIVE SECT OR CHAIN内で他のパケットとリンクされ、1ポ ートにつき1つのTRANMIT SECTOR CH AIN形成する。このようにして、1つのポートのRE CEIVE SECTOR CHAIN内のパケット は、さらに別のポートのTRANMIT SECTOR CHAINにも入れられる。セクタ912のパケット ・セクション916内のデータがすべて受信先のポート へ送信されると、そのセクタは、そのRECEIVE SECTOR CHAINから解放され、再びFREE POOL CHAINに戻ってリンクされる。RECE IVE SECTORおよびFREEPOOLチェーン の機能は、本明細書で後に詳述する方式で、1つのセク タから次のセクタへのリンク・アドレスあるいはポイン 夕を用いて遂行される。

【0199】図45は、パケット・メモリ・セクション904の各セクタ912の各セクタ・プレフィクス914の編成の図解である。セクタ・プレフィクス914は、対応するセクタ912の情報を含み、さらに次のセクタ912があれば、それへのリンクとして機能する。プレフィクスの情報部分は、セクタ912内のどこに入っていてもよい点に留意されたい。最初のバイト(0)

は、そのときのセクタ912内のパケットまたはパケッ ト片の数を表す2進のセクタ・パケット・カウント(S ecPktCnt)を定義する。セクタ・パケット・カ ウントは、そのセクタにパケット・データが格納される と増分され、受信先のポートによる送信のためにデータ が読み出されると減分される。セクタ・パケット・カウ ントSecPktCntがゼロに減分されたとき、その セクタがRECEIVE SECTOR CHAINの 最後にあるものでなければ、該セクタは解放されてFR EEPOOL CHAINに戻る。次のバイト(1) は、受信したパケットの送信元ポートを示すセクタ・ソ ース値(SecSource)である。この値は、その セクタが解放されてFREEPOOL CHAINに戻 るとき、当該受信ポート・セクタ・カクント(RxSe cCnt)を識別して減分するために必要である。次の 2つのバイト(3:2)は、リザーブすなわち未使用と なっている。

【0200】それぞれのセクタ・プレフィクス914内 の次の4バイトは、対応するRECEIVE SECT OR CHAINECUFREEPOOL CHAIN 内の次のセクタへのネクスト・リンク・アドレス (Ne xtSecLink)である。同一のリンク・アドレス が両方の目的に使用されているが、異なったリンク・ア ドレスを用いてもよい。示した実施例において、Nex tSecLinkアドレスは32ビットで、ベース(基 準) およびオフセットの部分から成る。下位の"n"個 のビットは、NextSecLinkのセクタ・サイズ に応じた整合のために、ゼロにセットしてもよい。整数 "n" は、4Kバイトのセクタでは12、2Kバイトの セクタでは11、11Kバイトのセクタでは10、そし て512Kバイトのセクタでは9である。示した実施例 においては、nは2Kバイトのセクタに11、などとな っている。このようにして、ポート104、110から 1つまたは複数のパケットが受け取られると、そのポー トによって受信されたその1つまたは複数のパケットを 格納すべく、セクタ912のRECEIVE SECT OR CHAINが1つ割り当てられる。複数のセクタ 912は、そのチェーン内の各セクタ912のセクタ・ プレフィクス914内のNextSecLinkアドレ スを用いて、チェーン化の方式で一緒にリンクされる。 パケット・データは、各RECEIVE SECTOR CHAIN内のそれぞれのセクタ912のパケット・ セクション916内に順に格納される。1つのパケット のパケット・データは、RECEIVE SECTOR CHAIN内のセクタ・バウンダリを越えてもよいと いう点に留意する必要がある。セクタ・プレフィクス9 14の最後の8バイト(15:8)は、リザーブすなわ

ち未使用となっている。 【0201】図46は、パケット・セクション916内

【0201】図46は、パケット・セクション916内 の各パケット・データ・ブロックを表す例示的なパケッ

ト・データ・ブロック917の図である。パケット・デ ータ・ブロック917は、パケット・ブロック・ヘッダ 918およびパケット・データ・セクション920とい う2つの部分に分かれている。パケット・ブロック・ヘ ッダ918は、MCB404によって各パケットの前に 付加されてパケット・データ・ブロック917を形成す るのが望ましい。パケット・ブロック・ヘッダ918の 最初の2バイト(1:0)は、パケットの長さをバイト 数で定義する15ビットの2進パケット長(PktLe ngth)値、およびCTモードのパケットがポートの 停動 (stall) のためメモリ212へ転送されたと きにセットされる 1 ビットの中間 (ミッド) パケットC T値 (MidPktCT)を形成する。MCB404 は、TLAN226のポートPORT24とPORT2 7、およびCPU230のポートPORT28へ送信す るとき、PktLengthを含むこの最初のDWOR Dをパケットに付加する。パケット・ブロック・ヘッダ 918の次のバイト(2)は、パケットのソース・ポー トすなわち送信元ポート(SourcePort)番号 を識別する。これは、ソース・アドレスに関するポート 番号を識別するための8ビットで2進のポートID番号 である。送信元ポートは、そのパケットが格納されてい る特定のRECEIVE SECTORCHAINによ っても識別される。次のバイト(4)は、宛先ポートす なわち受信先ポート (DestPort) 番号を識別す る。これは、SourcePort値の場合と同様に、 受信先のポート番号を識別するための8ビットで2進の ポート I D番号である。受信先ポートは、そのパケット が属する特定のTRANMIT PACKET CHA INによっても識別される。

【0202】パケット・ブロック・ヘッダ918の4バ イト(11:8)は、TRANMIT PACKET CHAIN内の次のデータ、またはパケット・データ・ ブロック917への32ビットのネクスト・リンク・ア ドレス (NextTxLink)を定義する。送信パケ ット・カウント(TxPktCnt)がゼロまで減分さ れたとき、TRANMIT PACKET CHAIN の終わりが表示される。NextTxLinkアドレス の下位ビットAOは、次のパケットがブロードキャスト であるか否かを示すBCパケット・ビット (NextP ktBC)として使用される。NextPktBC=1 であれば、次のパケットは後述するブロードキャストの 形式であり、もしNextPktBC=0であれば、次 のパケットは非ブロードキャストである。NextTx Linkアドレスの次の下位ビットA1は、次のパケッ トがSnFであるか否かを同様に表示するSnFパケッ ト・ビット (NextPktSnF)として使用され る。NextTxLinkアドレスの下位半バイト(4 ビット)は、その半バイトの実際の値にかかわらず、バ イト整合の目的にゼロと想定してもよいことに留意され たい。従って、例えばNextTxLinkアドレスが 読み取られるとき、ビットA[3:0]が実際はNex tPktBC=1のような値であっても、これを無視し てゼロと想定することができる。これにより、これらの ビットは代替用途に使用することができる。示した実施 例においては、下位ビットA[3:0]がゼロと想定さ れるように、データ構造が16バイト整合となっている。

【0203】示した実施例においては、パケット・データ・セクション920がパケット・ブロック・ヘッダ918の直後に置かれ、パケット・ヘッダ内でデータフィールドの長さが定義される。しかし、示した実施例における各セクタの特定の序列や各値の特定の位置などは多少恣意的であって例示の域を出ないものであり、従って本発明の範囲を越えない限りにおいて、編成は必要に応じて任意である。

【0204】先に述べたように、パケットは、ポートP ORTO~PORT28の各々から検索され、セクタ9 12の対応する受信セクタ・チェーン(RECEIVE SECTOR CHAIN) に格納される、受信セク タ・チェーンは、ポート当たり1つ対応して設けられて いる。図48示されるように、第1の受信セクタ・チェ ーン930がPORTOに対して示され、ここで第1の セクタ931のセクタ・プレフィックス914における NextSecLinkを用いて、セクタ931が別の セクタ932にリンクされる。必要に応じて、セクタ・ プレフィックス914におけるリンク・アドレスを用い て、更に他のセクタがリンクされる。また、第2の受信 セクタ・チェーン940がPORT1に対して示され、 このポートで、第1のセクタ941のセクタ・プレフィ ックス914におけるNextSecLinkを用い て、セクタ941が別のセクタ942にリンクされる。 あるポートで受取られた各パケットごとに、パケット・ ブロック・ヘッダ918が、対応する受信セクタ・チェ ーンのその時のセクタ(現在セクタ)912のパケット ・セクション916において前に受取られたパケット・ データ・ブロック917の直後に置かれ、パケット・ブ ロック・ヘッダ918に、そのパケット・データ・セク ション920が後続する。現在セクタ912のパケット ・セクション916がパケット・データ・ブロック91 7を格納中に一杯になると、別のセクタ912がフリー プール・チェーン (FREEPOOL CHAIN)か ら割付けられ、当該ポートに対する受信セクタ・チェー ンリンクされる。このように、ポートから受取ったパケ ット・データ・ブロック917は、当該ポートに関して 対応する受信セクタ・チェーン内に連続的に配置され る。また、セクタ912のパケット・セクションは、パ ケット全体および (または) パケットの部分を含むこと ができる。

【0205】したがって、図48に示されるように、ポ

ートPORTOで受取られたパケット・データ・ブロッ ク934、935および936が、セクタ931、93 2内に配置される。パケット・データ・ブロック935 がセクタ931、932に跨がることに注目されたい。 同様に、ポートPORT1で受取られたパケット・デー タ・ブロック944および945が、図示のように、セ クタ941、942内に置かれ、パケット・データ・ブ ロック945がセクタ941、942に跨がっている。 【0206】各パケットはまた、各宛先ポートに対する パケットの送信パケット・チェーン (TRANSMIT PACKET CHAIN)と関連させられ、該ポー トでは、これらのパケットが、NextSecLink アドレスを用いて、一緒にリンクされる。各送信パケッ ト・チェーンにおけるパケットは一般に、ネットワーク ・スイッチ102により受取られる時間に基いて順序付 けられ、その結果、関連する宛先ポートへ送られる時、 この順序が維持される。例えば、図48に示されるよう に、パケット・データ・ブロック934、944がポー トPORT10から送られべきであり、そしてパケット ・データ・ブロック934がパケット・データ・ブロッ クタ44の直前に送られるべきならば、パケット・デー タ・ブロック934のパケット・ブロック・ヘッダ91 8のNextTxLinkアドレスが、パケット・デー タ・ブロック944を指示する。パケット・データ・ブ ロック944のパケット・ブロック・ヘッダ918のN extTxLinkアドレスは、次に送られるべきパケ ット・データ・ブロックを指示する、、、の如くであ る。伝送の実際の順序は、1つのパケットが送信パケッ ト・チェーンへリンクされる時に決定される。CTモー ド・パケットは、このパケットが受取られる時の初めに リンクされ、SnFモード・パケットは、パケット全体 が格納された後にリンクされる。中間パケット暫定CT モード・パケットは、適切な順序付けを保証するため、 対応する送信パケット・チェーンの前にリンクされる。 【0207】図47は、正規(通常)のパケット・ブロ ック・ヘッダ918を置換する、BC(ブロードキャス ト) パケットに対して用いられる128バイトのパケッ ト・ヘッダ922を示すブロック図である。BCパケッ トにおいては、NextPktBC値が前のパケットに セットされて現在パケットがBCパケットであることを 示す。各送信パケット・チェーンが、伝送されるBCパ ケットを含む全てのポートに対して維持されるべきであ る。従って、BCパケット・ヘッダ922は、0~28 が番号が付された各ポート(ポート104、110及び CPU230を含む) ごとに、4バイトのリンク・アド レス (Port # NextTxLink)を含み、各 NextTxLinkアドレスが、リストにおける場所 (ポート番号Port#)により識別される対応ポート と関連する送信パケット・チェーンにおける次のパケッ トを指示する。このように、NextTxLinkアド

レスは、バイト(11:8)で始まり、バイト(12 3:120)で終る。第1のNextTxLinkアド レス・エントリ (11:8) は、第1のポートPORT 0に対するメモリ212における次のパケットと対応 し、第2のエントリ (バイト15:12)は、第2のポ ートPORT1に対するメモリ212における次のパケ ットに対するNextTxLinkアドレスである。こ のように、CPU230に関する次のパケットに対する NextTxLinkである最後のエントリ (バイト1 23:120) まで続いている。 各BCリンク・アドレ スもまた、各送信パケット・チェーンにおける次のパケ ットがBCパケットか否かを示す次のBCパケット(N extPktBC) ビットと、各送信パケット・チェー ンにおける次のパケットがSnFパケットか否かを示す 次のSnFパケット (NextPktSnF) ビットと を含んでいる。

【0208】BCパケット・ヘッダ922の最初の4バイト(3:0)は、正規のパケット・ブロック・ヘッダ918の最後の4バイトに類似し、MidPktct値がBCパケットに対してゼロであることを除いて、PktLength、MidPktCT、SourcePort(ソース・ボート)およびDestPort(宛先ポート)の値を含んでいる。BCパケット・ヘッダ922の次の4バイト(7:4)は、バイト28:0の各々がBCパケット・データを受取るボートに対応するブロードキャスト・ポート・ビットマップ(BC_Ports)である。各ビットは、パケットが対応するボートへ送られる時にクリアされる。全てのBCポート・ビットがクリアされた時、先に述べたSecPktCntカウントもまた減分される。

【0209】図49には、各々が同じBCパケット10 10を包含する幾つかの送信パケット・リンクを示すブ ロック図が例示される。この例では、ポート1、5、1 1および12が、VLAN関数などを用いてグループ化 され、その結果、ポート12の如き1つのソース・ポー ト (例えば、ポート12)で受取られるBCパケット1 010のデータが当該グループにおける残りのポート (ポート1、5および11)に複写される。4つの送信 パケット・チェーン1002、1004、1006およ び1008が、それぞれポート1、5、11および12 に対して示される。送信パケット・チェーン1002、 1004および1006は、幾つかの一般的な非ブロー ドキャスト・パケット1000をBCパケット1010 とリンクする。ポート12がソース・ポートであるか ら、BCパケット1010はポート12に送られず、従 ってこのポートは送信パケット・チェーン1008には 含まれない。BCパケット1010はBCパケット・へ ッダ1012を含み、このヘッダは、ポート1の送信パ ケット・チェーン1002における次のパケット100 0を指示するリンク・アドレス1016と、ポート5の

送信パケット・チェーン1004における次のパケット1000を指示するリンク・アドレス1018と、ボート11の送信パケット・チェーン1006における次のパケット1000を指示するリンク・アドレス1020とを含む、各ポートに1つずつリンク・アドレスのリストを含んでいる。このように、送信パケット・チェーン1002、1004および1006の各々が保持される。各送信パケット・チェーンが1つ以上のBCパケットを含み、これが必要に応じて、非連続的あるいは連続的に現れることも判る。

【0210】図50は、1組のMCBパケット制御レジ スタ1102を示すブロック図であり、これらのレジス タはSRAM650内に備えられて、ネットワーク・ス イッチ102のCPU230を含む29個のポート10 4、110の各々に対して同様に備えられている。CP U230は、スパニング・ツリー処理のためのブリッジ ·プロトコル·データ·ユニット (BPDU) の送受な どのある目的のため、「ポート(PORT28)」とし て扱われる。各MCBパケット制御レジスタ1102 は、受信セクション1104と送信セクション1106 とを含んでいる。受信セクション1104では、28ビ ットの受信パケット・ヘッダのベース・ポインタ(Rx BasePtr)が、当該ポートに対する受信セクタ・ チェーンの初めである対応ポートに対応するその時の受 信パケット・ヘッダのベース(基底)に対するポインタ である。メモリ212について先に述べたように、SR AM650に対するデータ構造は、16バイトが割り当 てられ、全てのポインタの最下位ビットA[3:0]が ゼロと仮定される。28ビットのそのときの受信ポイン タ(RxCurPtr)は、当該ポートの受信セクタ・ チェーンに関するその時のデータ記憶場所に対するポイ ンタである。RxCurPtr値の下位4ビットは、受 信BCパケット表示ビット(RxBC)と、「パケット 開始(SOP)」フラグとして用いられる受信伝送進行 中(RXIP)ビットと、その時のパケットがセクター 境界と交差するかどうかを示す多重セクタ・パケット (MultiSecPkt) ビット1と、送信リンクが パケットの終りで更新されることを示すSnFビット〇 とを含む、制御ビットである。受信セクション1104 は更に、MidパケットCTビット(MidCT)と、 RxCurPtrまでのバイトで受取られるその時のパ ケットの長さに等しい16ビットの受信パケット長(R xPktLn)値と、対応するポートによりその時使用 中であるセクタの数を示す16ビットの受信ポート・セ クタ・カウント(RxSecCnt)と、各ポートまた は受信セクタ・チェーンに対して許容されるCPUプロ グラムされたセクタ最大数を識別する16ビットの受取 りセクタ閾値 (RxSecThreshold) 値とを 含んでいる。RxSecThreshold値は、該R xSecThresholdをRxSecCntと比較 することにより、バックプレシャが当該ポートに対して加えられるべきかどうかを決定するために用いられる。バックプレシャがディスエーブル(不動作)状態にされると、RxSecThreshold値を用いて、対応するポートで受取られる更なるパケットをドロップする(捨てる)。

【0211】受信セクション1104は更に、対応するポートに対する送信パケット・チェーンにおける最後のパケットのベースを示す28ビットのポインタである送信キュー・ポインタ(EndOfTxQPtr)の終りを含んでいる。最後に、送信キューBC(EOQ_BC)の終りが、対応するポートに対する送信パケット・チェーンにおける最後のパケットに対するブロードキャスト・フォーマットを示すようにセットされる。

【0212】送信セクション1106は、対応するポー トに送信パケット・チェーンに関する情報を提供する。 送信ベース・ポインタ (TxBasePtr)は、その 時の伝送パケット・ヘッダのベースに対する28ビット のポインタであり、別の28ビットの送信の現在ポイン 夕 (TxCurPtr)が、対応するポートに対するそ の時のデータ検索場所を指示する。送信ブロードキャス ト (TxBC) ビットが、パケット・ヘッダがブロード キャスト・フォーマットであることを示すようにセット される。送信進行中(TxIP)ビットが論理値1にセ ットされると、それにより、送信がその時ポートに対し て進行中であり、SOPを示す。8ビットの送信ソース ·ポート (TxSrcPort) 番号は、SOPにおけ るパケット・ヘッダから読出されるその時の送信パケッ トのソース・ポート番号ある。16ビット送信パケット 長(TxPktLn)値は、その時の送信パケットに対 して送られるべき残りのバイトと等しい。あるパケット が伝送されるとき、パケットのパケット・ブロック・ヘ ッダ918におけるPktLength値が送信セクシ ョン1106におけるTxPktLn値へ複写され、次 いでTxPktLn値は、パケットが伝送される時、T Xコントローラ606によって減分される。TxPkt Ln減分されてゼロになると、EPSM210が、パケ ットの終りを示す対応するEOP*信号を生成する。1 6ビットの最大パケット数 (TxPktThresho 1d)値は、各ポートに対してキューさせられるCPU プログラムされたパケットの最大数に等しい。CPU2 30を宛て先とするパケットがTxPktThresh oldまたはRxPktThresholdの制限を受 けないことが判る。最後に、16ビットの送信パケット ·カウント (TxPktCnt) は、対応するポートに 対してその時にキューされるパケットの数に等しい。

【0213】図51は、SRAM650に置かれたフリープール・パケット制御レジスタ1108を示すブロック図であり、これらのレジスタは、レジスタのフリープール・チェーン(FREEPOOL CHAIN)と関

連されている。各フリープール・レジスタ1108は、 フリープール・チェーンにおける次の自由なフリー・セ クタに対するポインタ (NextFreeSecPt r)と、フリープール・チェーンにおける最後のセクタ に対するポインタ (Last SecCnt)と、その時 利用可能なフリー・セクタの数に等しいフリー・セクタ ·カウント(FreeSecCnt)と、メモリ・オー バーフロー・フラグ (MOF) がバックプレシャまたは フィルタリング(パケットの抜き取り)の目的のために セットされる前に許容される、CPUプログラムされた セクタの最小数に等しいフリー・セクタ閾値(Free SecThreshold)数と、その時にメモリ21 2にあるBCパケット数に等しいBCパケット・カウン ト(BC PktCnt)と、メモリ212に許容され るBCパケットのCPUプログラムされた最大数に等し いBCパケット閾値(BC PktThreshol d) カウントとを含んでいる。

【0214】図52は、メモリ212へのデータ・パケットの受取りのため、およびCT動作モードにおけるデータ・パケットの送信のための、ネットワーク・スイッチ102の動作をフロー図で示している。データは通常、リアルタイムであるいは全体的にパケットの形態におけるネットワーク・スイッチ102のポートPORT0~PORT27により送受信され、セグメント108、14に跨がって送られている間は、細分割されることはない。しかし、ネットワーク・スイッチ102内のFIFOは一般に、全パケットを格納するのに充分なほどには大きくない。このため、パケット・データは、ネットワーク・スイッチ102内で、パケット・データは、ネットワーク・スイッチ102内で、パケットの一部あるいはパケットの細分割の形態で、1つのFIFOから別のFIFOへ送られる。

【0215】第1のステップ1200において、EPS M210は、信号PKT_AVAILm*の表示によ り、ポート104、110の一方により受取られる新た なパケットを検出する。次のステップ1202におい て、パケットの初めの部分即ちヘッダがソース・ポート から検索されて、ハッシュ・リクエスト・ロジック53 2へ読込まれる。ヘッダは、宛先MACアドレスおよび ソースMACアドレスを含んでいる。ハッシュ・リクエ スト・ロジック532は、宛先アドレスおよびソース・ アドレスとソース・ポート番号を、HASH_DA_S A [15:0] 信号中に与え、MCB404へHASH REQ*信号をアサートする。MCB404は、それ に応答して、パケットに対する適切な動作を決定するた めのハッシング手順を呼出し、ソース・アドレスおよび 宛先アドレスがハッシュされて、このアドレスのいずれ かがそれ以前にメモリ212に格納されたかどうかを判 定する。MCB404は、HCB402に対して充分な 情報が得られる場合に、信号HASH DONE*をア サートして、パケットに対してとるべき適切な動作を判 定する。図52に示されるフロー図は、宛先アドレスおよびソース・アドレスに関する2つの主要部分を含んでおり、これについては後述する。図示した実施例では、宛先アドレスが最初にハッシュされ、ソース・アドレスがその後に続くが、これらの手順は同時に実行しても良いし、所望の順番で実行してもよい。

【0216】宛先アドレスの場合は、処理はステップ1 204へ進み、ハッシング手順が呼出されて宛先アドレ スをハッシュする。信号HASH_DONE*に応答し て動作がステップ1204からステップ1208へ進ん で、ユニキャストとBCパケットの双方に対するスレッ ショルド・コンディション (閾値条件)を調べる。ステ ップ1208において、関連するスレッショルド・コン ディションを新たなパケットが違反するかどうかが判定 される。特に、FreeSecCnt数がFreeSe cThreshold数と等しいかあるいはこれより小 さければ、パケットをメモリ212に格納するのに充分 な余地がないことである。また、RxSecCntがソ ース・ポートに対するRxSecThresholdよ り大きいかあるいはこれに等しければ、ネットワーク・ スイッチ102が、パケットをドロップする(捨てる) ことを決定する。BCパケットの場合は、BC_Pkt Threshold数が、BCパケットの実際数である BC PktCnt数に比較されて、BCパケットの最 大数が既に受取られたかどうか判定する。ユニキャスト ・パケットの場合は、TxSecThreshold数 が、宛先ポートに対するTxSecCntに比較され

【0217】ステップ1208からステップ1205へ 進み、ここでHCB402が、HASH STATUS [1:0] 信号から、またスレッショルド・コンディシ ョンのどれかの比較から、パケットをドロップすべきか どうか判定する。このパケットは、先に述べたような様 々な他の理由、例えば、ソース・ポートと宛先ポートが 等しいなどの理由からドロップされる。パケットがドロ ップされるべきであれば、動作はステップ1205から ステップ1207へ進み、ここでパケットがドロップさ れるかあるいはバックプレシャ(BC)が加えられる。 条件FreeSecThresholdまたはRxSe cThresholdが違反され、かつバックプレシャ がイネーブル状態にされソース・ポートがハーフ2重モ ードで動作しているならば、バックプレシャが提供され る。さもなければ、パケットがドロップされる。バック プレシャにおいては、EPSM210がHSB206に おいてバックプレシャ・サイクルを実行して、ソース・ ポートに送出側装置に対するジャミング・シーケンスを アサートさせる。ABORT_OUT*信号により示さ れるように、バックプレシャ指令がソース・ポートによ り受入れられなければ、この指令がジャミング・シーケ ンスのアサートに遅すぎて提供されたことであり、パケ

ットがドロップされる。また、BC PktThres hold条件が抵触される唯一つのスレッショルド・コ ンディションであっても、パケットがドロップされる。 ネットワーク・スイッチ102がドロップされるパケッ トの残部を受取り続けるが、パケットは格納されず、あ るいは別のボートへ送られない。動作は、ステップ12 07からステップ1214へ進み、ここでMCBコンフ ィギュレーション・レジスタ448における適切な統計 レジスタが、ステップ1207で行われる動作に基いて 更新される。当該統計レジスタは、オーバーフロー条件 によりパケットがドロップされたかバックプレシャされ たかを示す。例えば、ポート当たりの「ドロップされた パケットーバッファなし」カウントがソース・ポートに 対して増分されて、パケットがオーバーフロー条件によ り捨てられるか、あるいは、パケットがバックプレシャ されるならば、「バックプレシャされたパケット」カウ ントが増分されることを示す。

【0218】パケットがドロップされなければ、動作は ステップ1205からステップ1206へ進み、ここで 宛先アドレス (DA) がハッシュ・メモリ・セクション 902で見出されたかどうか、またパケットがブロード キャストされるべきかどうか判定される。宛先アドレス が認識されず従って宛先ポートが未知であるか、あるい はパケット内のグループ・ビットがセットされるなら ば、パケットがブロードキャストされる。宛先アドレス が見出されなければ、あるいは、パケットがステップ1 206で判定されるようなBCパケットであるならば、 パケットがブロードキャストされて動作がステップ12 10へ進み、EPSM210のMCB404が、必要に 応じて、新たなパケットに対するメモリ212内に別の セクタを割付ける。現在のすなわちその時のセクタがパ ケットに対して充分な余地を有するならば、新たなセク タは不要である。次いで、動作はステップ1216へ進 み、パケットの残りがバースト単位でEPSM210を 介してバッファ記憶され、そしてメモリ212へ送られ る。ポート設定の如何を問わず、BCパケットがSnF モードで処理され、ここで全パケットが伝送される前に メモリ212に格納される。ステップ1216から、動 作がステップ1217へ進んで、パケット・エラーによ るパケットの受取り中に信号ABORT_OUT*がア サートされたことを判定する。ポートPORT1~PO RT27により、FIFOオーバーラン、ラン・パケッ ト、オーバーサイズ・パケット、パケットが不正FCS を持つこと (フレーム検査シーケンス) の検出、あるい はPLLエラーが検知されたかのような、幾つかのエラ 一条件が調べられる。パケット・エラーがステップ12 17において検出されるならば、動作はステップ121 9へ進み、ここでパケットがメモリ212から除去され る。

【0219】パケット・エラーがステップ1217で検

出されなければ、動作はステップ1218へ進み、ここ でBCパケットのパケット・ヘッダ922におけるブロ ードキャスト・ポート・ビット・マップBC_Port sが、BCパケットが送られるべきアクティブなポート で更新される。次のポート、即ち、ソース・ポートか、 ソース・ポートがCPU230であるならば前送(FO RWARD ING) 状態ではない任意のポートか、ある いは、ソース・ポートがCPU230であるならばディ スエーブル状態の任意のポート、および対応するTxP ktThresholdより大きいかこれと等しいTx PktCnt数を持つポートを除いて、BCパケットが ポート104、110の全てへ送られる。VLANがイ ネーブル状態にあるならば、ハッシュ・テーブル・エン トリ910におけるVLANビット・マップ値もまた調 べられ、これが更に、ポートをVLANグループにおけ るアクティブ状態の関連ポートに限定する。また、パケ ットが未知の宛先アドレスによりブロードキャストされ るミスBCパケットが、MissBCBitMapレジ スタに従って前送される。パケットがいずれのポートに も送られないように、得られたBC Portのビット マップが全てゼロであるならば、この判定がステップ1 205で行われて当該パケットがステップ1207でド ロップされ、あるいはパケットはステップ1219でメ モリ212から除去されることが判る。

【0220】動作はステップ1218からステップ1220へ進み、得られたBC_Portのビット・マップにおける各ポートに対する送信パケット・チェーンへ、パケットが付加される。特に、パケット・ヘッダ922におけるBC_Portビット・マップで示される各ポートに対するNextTxLinkリンク・アドレスの各々が更新されて、BCパケットを適切なポートの送信パケット・チェーンに挿入する。他の全てのレジスタ、あるいはネットワーク・スイッチ102におけるカウント値および統計数値も、例えばBC_PktCnt数のように同様に然るべく更新される。

【0221】再びステップ1206に戻り、宛先アドレスが見出されたがパケットがBCパケットでなければ、動作はステップ1222へ進み、ここでハッシュ・キャッシュ・テーブル603が更新される。次いで、動作は次のステップ1224へ進み、ここでソース・ボートあるいは宛先ポートのいずれかがSnFモードに対してセットされるかどうか質問される。両方のポートがCTモードにセットされ、等しいポート速度および宛先ポートに対するTBUS設定がソース・ポートに対するTBUS設定がソース・ポートに対するTBUS設定に等しいなどの、他のCT条件が満たされるならば、動作はステップ1225へ進み、ここで宛先ポートへの経路が使用中であるかどうかが質問される。ステップ1224で決定されるようにSnFモードが指示されるか、あるいはCTモードに指示されるが暫定CTモードが開始されるように宛先ポートがステップ1225で

決定されるように使用中であるならば、動作はステップ 1226へ進み、ここでEPSM210のMCB404が、必要に応じて、新たなパケットに対してメモリ212内のスペースを割付ける。ステップ1226から、動作はステップ1228へ進み、ここでパケットの残りの部分がEPSM210へ検索され、メモリ212への残られる。ステップ1217に類似するステップ1229で示されるように、パケットの受取り中にパケット・エラーが生じるならば、動作はステップ1219へ進んでルリ212からこのパケットを除去する。さもなければ、動作は次のステップ1230へ進み、ここでパケットは宛先ポートの送信パケット・チェーンに付加され、適切なリンク・アドレス、カウントおよびチェーンが更新される。

【0222】再びステップ1225において、宛先ポー トの経路が使用中でなければ、動作はステップ1231 へ進み、ここでソース・ポートおよび宛先ポートが、そ の時のパケットに対する正規のCT動作に関して指定さ れる。正規のCTモードでは、各々の残りのパケット部 分がメモリ212へは送られず、その代わり、CTBU F(CTバッファ)528を介して宛先ポートへバッフ ァ記憶される。パケットのヘッダは、EPSM210の RX FIFOから直接宛先ポートへ送られる。次のス テップ1232は、CTバッファ528へのデータ・パ ケット部分の受信及び宛先ポートへのパケット部分の転 送とを示している。CT動作の間、次のステップ123 3は、宛先ポートまたは経路が使用中かあるいは利用で きないかどうかを質問する。ステップ1233でのこの 質問は、データが主アービタ512によりCTバッファ 528に受取られる前に行われる。宛先ポートが更なる データに対してまだ利用可能である間、動作はステップ 1234ヘループして、全パケットが宛先ポートへ送ら れたかどうかを判定し、送られなかったならば、再びス テップ1232へ戻り更なるデータを伝送する。全パケ ットがステップ1234で判定されたようにCTモード で転送された時、このパケットに対する動作が完了す

【0223】ステップ1233で宛先ポートが使用中または利用できないと判定すると、動作はステップ1235へ進んで、メモリ212にパケットの残りの部分を受取って、中間パケットの暫定CTモードを開始する。中間パケット暫定CTモードでは、パケットの残りの部分がメモリ212にバッファ記憶される。パケットが伝送の途中にあったため、メモリ212へ送られる残りのパケット・データはこのポートに対する送信パケット・チェーンの初めに置かれて、次のステップ1236で示される適切なパケット順序付けを保証する。正規のCT動作モードにおけるように、中間パケット暫定CTモードの間にメモリ212へ供給された各データ部分は、受取り後すぐに宛先ポートへの転送のために利用可能であ

る。

【0224】再びステップ1202において、動作はソ ース・アドレスをハッシュするためステップ1240へ 進む。次いで、ステップ1242へ進み、ソース・アド レスがハッシュ・メモリ・セクション902で見出され たかどうか、かつパケット内のグループ(GROUP) ビットがセットされたかどうかが判定される。ソース・ アドレスが見出され、GROUPビットがセットされな かったならば、動作はステップ1244へ進み、ハッシ ュ・メモリ・セクション902のAGEフィールドがA GE情報で更新される。例えば、AGE値はゼロにセッ トされる。ソースMACアドレスおよびソース・ポート 番号が前のエントリとは対応しないことが判る。このこ とは、例えば、ネットワークまたはデータ装置が1つの ポートから他のポートへ移される場合に生じる。この情 報は、ステップ1244において比較され、更新され る。

【0225】ステップ1242において、ソース・アドレスが見出されず、あるいはGROUPビットがセットされたならば、ステップ1246へ進み、CPU230に対して割込みが生成され、CPUが以降のステップを実行する。次のステップ1248において、CPU230は、メモリ212のハッシュ・メモリ・セクション902にハッシュ・テーブル・エントリを割り当て、あるいは新たなソース・ボート・アドレスに関するハッシュ・キャッシュ・テーブル603のハッシュ・テーブル・エントリ、あるいはリースト・レーセントリ・ユーズド(最低使用頻度:LRU)セクションを割付ける。次いで、ステップ1250へ進み、割付けられたハッシュ・エントリにおけるソースMACアドレス、ソース・ボート番号およびAGE情報等が更新される。

【0226】図53は、メモリ212から1つ以上の宛 先ポートヘデータを送信するためのネットワーク・スイ ッチ102の一般的動作を示すフロー図である。この送 信手順は一般に、以下に述べるように、SnFモードお よび中間パケット暫定CT動作モードに適用し、BCパ ケットに適用する。第1のステップ1260は一般に、 先に述べた手順に従って、パケット・データがメモリ2 12において待ち行列に入れられる(キューされる)こ とを表わす。次のステップ1262へ進み、MCB40 4がHCB402に対してパケット・データが得られる ことを示す。中間パケット・データ暫定CTモードにお いては、この表示は、宛先ポートへ送るためにデータが 直ちに得られるので、データの最初のデワード(DWO RD)がメモリ212に格納するためMCB404へ送 られると、直ちに与えられる。しかし、SnFモードの 場合は、この表示は、全パケットが送信に先立ち格納さ れるので、データ・パケットに対するデータの最後のデ ワードがMCB404へ送られた後にのみ与えられる。 パケット・データが送信のために利用可能であると、動

作はステップ1264へ進み、伝送されるパケット・デ ータを受取るために利用可能なバッファ・スペースを宛 先ポートが有するかどうかが判定される。ステップ12 64は一般に、先に述べたように、対応する信号BUF _AVAILm*に応答するポート104、110のそ れぞれをポーリングするため、EPSM210により行 われるポーリング手順を表わす。宛先ポートがパケット ・データの受取りに利用可能なバッファ・スペースを持 つことを示すまで、動作はステップ1264に止まる。 【0227】ステップ1264において、送信先ポート すなわち宛先ポートがバッファ・スペースを持つと判定 すると、動作はステップ1266へ進み、HCB402 が宛先ポートに対するデータの転送を要求する。そし て、ステップ1268において、データのバーストがメ モリ212から宛先ポートへ送られる。次のステップ1 270へ進み、メモリ212におけるデータの全てが宛 先ポートへ送られたかどうかが判定される。送られなか ったならば、ステップ1264へ戻って、宛先ポートが データの別の転送のため利用可能なより多くのバッファ ・スペースを有することになるまで、待機する。最終的 には、SnFモードおよび暫定CTモードの場合におけ る全データ・パケット、あるいは中間パケット・データ 暫定CTモードの場合における残りのパケット・データ が、転送され、これはステップ1270で判定される。 【0228】動作はステップ1272へ進み、パケット がBCパケットであるかないか判定される。パケットが BCパケットであるならば、動作はステップ1274へ 進んで、全パケットが全てのアクティブ・ポートへ転送 されたかどうか判定する。転送されなかったならば、そ の時のパケットに対しては、動作が完了する。この手順 は、パケットが全てのアクティブ・ポートへ転送される まで、各ポートに対して再び実行される。各BCパケッ トに対する各宛先ポートに関して、ステップ1264~ ステップ1270が行われることを、ステップ1272 と1274が表わしていることが判る。このように、全 BCデータ・パケットは、送信のため全てのアクティブ な宛先ポートへ送られるまで、メモリ212に保持され る。当該パケットがBCパケットでなければ、あるいは ステップ1274で示されるようにBCパケットに対す

れるようにBCパケットに対す

DropPkt:=(SrcState=DIS)or(!FilterHit&;SrcState!=FWD)

但し、SrcStateは、ソース・ポートのスパニング・ツリー状態を識別するものであり、HilterHitは、ソースMACアドレスが予め定めた範囲内にある場合にアサートされるビットであり、間投詞「!」記号は論理的否定を示し、記号「!=」は関数「に不等」を示し、記号「:=」は関数「に等」を示す。各ポートは、HSBコンフィギュレーション・レジスタ448に提供され、学習(LRN)、前送(FWD)、ブロックド(BLK)、リスニング(LST)およびディスエーブル状態(DIS)を含む、IEEE仕様802.1の

る全てのアクティブ・ポートへ全パケットが送られた後は、動作はステップ1276へ進み、BCパケットを保持するメモリ212におけるバッファ・スペースが解放される。特に、パケット・データを保持するセクターは、メモリ212内のフリー・メモリ・セクタのフリープール・チェーン(FREEPOOL CHAIN)へ戻される。

【0229】図54には、EPSM210のハッシュ:ルックアップ動作を示すフロー図が示される。図54のフロー図におけるステップは、MCB404によって行われる。初期ステップ1302は、信号HASH_REQ*のアサートにより示されるハッシュ・リクエストを検出する。HCB402は、新たなパケットとしてのパケットのヘッダを識別し、ソース・アドレスおよび宛先アドレス、およびソース・ポート番号を決定し、MCB404は、ソース・アドレスおよび宛先MACアドレス、およびソース・ポート番号を検索して、ハッシング手順を実施し、これにより、パケットに対する適切な動作を決定する。

【0230】MCB404は一般に、各パケットに関して、ソース・ポート番号、ソース・アドレスおよび宛先MACアドレスに基づく、4つの動作の1つを行う。特に、ハッシュ・コントローラ602は、信号HASH_STATUS[1:0]を決定し、これにより、パケットを宛先ポートへ送るようにFORWARD_PKTをセットし、パケットをドロップして無視するようにDROP_PKTをセットし、宛先MACアドレスが新規でありかつ未知であってパケットが他の全てのポートにブロードキャストすなわち送信される場合にMISS_BCをセットし、又は、パケットがサブセットの関連ポートに複写されて送信されるべき場合にGROUP_BCをセットする。ステップ1302からステップ1304へ進んで、以下の式(1)により、パケットを捨てるかどうかを決定する。

【0231】 【数1】

スパニング・ツリー関数により決定されるような、5つの状態の1つを持つ。図示した実施例においては、BLK状態とLST状態は同じものとして処理される。このため、ソース・ボートがディスエーブル状態にされるか、あるいはソースMACアドレスが予め定めたフィルタ範囲内になく、かつソース・ボートの状態が前送されなければ、パケットはドロップすなわち捨てられる。【0232】DropPktがステップ1304で死んであると判定されると、ステップ1305へ進み、パケットを無視するかさもなければ捨てるようHCB402

(1)

する。パケットがCPU230からであれば (SrcP

rt=CPU)、宛先ポートは、前の動作においてCP

U230によりセットされる値F1trPrtに等しく

セットされる(DstPrt:=FltrPrt)。さ

もなければ、パケットはCPU230へ送られる(Ds

tPrt:=PORT28)。次いで、ステップ130

8からステップ1310へ進んで、以下の式(2)に基 づいて、パケットを前送する(FwdPkt)かどうか

に命令するように、信号HASH STATUS[1: O]がOOb=DROP_PKTに等しくセットされ る。DropPktが偽であるならば、ステップ130 6へ進み、FilterHitビットが調べられて、ソ ースMACアドレスが予め定めた範囲内に含まれるかど うかを判定する。この予め定めた範囲は、CPU230 をソースとし、あるいは宛先とするパケットを識別し、 CPU230へ送られるブリッジ・プロトコル・ユニッ ト (BPDU)を含む。FilterHitビットがス テップ1306で死んであると判定されると、ステップ 1308へ進んで、宛先ポート(DstPrt)を識別

を判定する。 [0233]

【数2】

FwdPkt:

但し、式(2)において、DstStateは、宛先ポ ート(DstPrt)のスパニング・ツリー状態であ り、「&」は論理的AND演算を示す。このように、宛 先ポートおよびソース・ポートが同じでなく、かつ宛先 ポートの状態が前送であるならば、あるいはソース・ポ ートがCPU230であり宛先ポートの状態がディスエ ーブル状態でなければ、パケットは宛先ポートへ送られ る。ハッシュ・ルックアップがなくとも、宛先ポート は、CPU230であるか、あるいはCPU230によ りF1trPrtにより判定されるので、既知である。 FltrPrtが偽であれば、ステップ1305へ進ん でパケットを捨てる。さもなければ、F1trPrtが 真の場合、ステップ1312へ進み、HASH_STA TUS [1:0]信号が11b=FORWARD_PK Tに等しくセットされ、パケットが宛先ポートへ送られ るべきことを示す。また、HASH_DSTPRT [4:0]信号はDstPrt宛先ポート番号と関連さ

【0234】ステップ1306において、ソース・アド レスが予め定めた範囲内になく、従ってフィルタされた MACアドレス外であるならば、動作はステップ131 4へ進んで、パケットがBCパケットであるか否かを示 す、受取ったパケット内のGROUPビットを調べる。 GROUPが偽(GROUPビット=論理値0)であれ ば、ステップ1316へ進んで、宛先MACアドレス (DA)のハッシュ・ルックアップを行う。MACアド レスは、2つの異なるセット(組)のビットをアドレス から取り、そしてこの2つのセットを一緒にビット単位 で論理的に組合わせて比較することにより、ハッシュさ れる。これにより、先に述べたように、対応する13~ 16ビットのハッシュ・アドレスを形成する。MACア ドレスの任意のビットをハッシング手順の目的のために 選定することができる。図55のフロー図に関連して以 下に述べる別個のルーチンまたは関数により、実際のル ップアップ手順が行われる。

せられる。

【0235】ステップ1316におけるルックアップ手 順が、HITと呼ばれるビットを含む1つ以上の値を必

= (DstPrt!=SrcPrt)&; ((DstState=FWD) or (SrcPrt=CPU&; DstState!=DIS)) (2)

> 要に応じて返送し、これが宛先アドレスに対するDA Hitとして、あるいはソース・アドレスに対するSA Hitとして返送される。HITビットは、ハッシュ されたアドレスがハッシュ・メモリ・セクション902 に見出されたかどうかを判定する。ステップ1316か らステップ1318へ進み、ここでDA_Hit値が調 べられてアドレスが見出されたか否かを判定する。この アドレスは、宛先MACアドレスと対応する装置がパケ ットを前に送信した場合に、メモリ212中に見出され る。DA Hitが真ならば、動作はステップ1310 へ進んで、先に述べたようにパケットを前送するかどう かを判定する。ハッシュ・アドレスが見出されずDA_ Hitが偽であるならば、ステップ1320へ進み、こ こでHASH_STATUS[1:0]信号が10b= MISS BCにセットされて、新たなMACアドレス を示す。宛先装置と関連するポート番号が未知であるの で、パケットは他の全てのアクティブ・ポート(VLA Nにより定性化されるポート、および他の論理的ポー ト)へ、ブロードキャストされて、パケットが適切な宛 先装置へ送られることを保証する。最終的には、宛先装 置は、ソース・アドレスと同じMACアドレスを含む新 たなパケットに答する。この時、ネットワーク・スイッ チ102は、MACアドレスをポートとポート番号とに 関連付けて、これに対応してハッシュ・メモリ・セクシ ョン902を更新する。ステップ1314において、G ROUPビットが真(即ち、論理値1)であるならば、 動作はステップ1322へ進み、ここでHASH_ST ATUS [1:0]信号が01b=GROUP_BCに セットされ、パケットが他の全てのポート、あるいはV LAN関数により指定されるポートのグループへブロー ドキャストされることを示す。

> 【0236】ステップ1305、1312、1320あ るいは1322のいずれかから、ステップ1324へ進 んで、SrcLookUp値を調べることにより、ソー スMACアドレスについてハッシュ・メモリ・セクショ ン902を検索するかどうかを判定する。SrcLoo k Up値は、以下の式(3)に従って決定される。

[0237]

【数3】

SrcLookUp:=(SrcState=(LRNorFWD))&;SrcPrt!=CPU

(3)

式(3)は、ソース・ポートが学習モードあるいは前送 モードにあり、かつ該ソース・ポートがCPU230で ない場合は、MACソース・アドレスが探索されること を示している。SrcLookUpがアサートされて真 であるとステップ1324で判定されると、動作はステ ップ1326へ進み、2つの値VLANおよびSecu rePortが調べられる。VLANモードのどれかが イネーブル状態にされるならばVLANピットは真であ るが、それ以外は偽である。ソース・ポートが確実であ ればSecurePortが真である、すなわちアサー トされ、ここでは新たなアドレスはハッシュ・メモリ・ セクション902へは付加されず、未知のソース・アド レスからのパケットが捨てられる。VLANが真でなく ポートが確実でなければ、動作はステップ1328へ進 み、HASH DONE*信号がアサートされて、一時 的にアサート状態を保つ。この時、信号HASH_ST ATUSおよびHASH_DSTPRTが、HCB40

Src_Hit:=SA_Hit&; (HshPrt=SrcPort)

式(4)において、ソース・ヒットが生じ(SA_Hi tが真)、かつハッシュ・メモリ・セクション902に おけるエントリで見出されたポート番号がパケットが受 取られた実際のソース・ポート番号と等しければ、Sr c_Hitは真である。格納されたソース・ポート番号 が実際のソース・ポート番号と等しくなければ、以下に 述べるように、装置は別のポートへ移されたことであ り、ハッシュ・メモリ・セクション902はCPU23 Oにより更新される。Src_Hitが真であれば、動 作はステップ1334へ進み、VLANが偽ならば、H ASH_DONE*信号がアサートされる。次いで、動 作はステップ1336へ進み、装置のAGE番号がゼロ であるか判定される。AGEがゼロに等しくなければ、 AGE番号はステップ1338においてゼロに等しくセ ットされる。ステップ1336でAGE番号がゼロであ ると判定された場合、あるいはステップ1338におい てゼロにセットされた後、ステップ1340へ進み、V LANビットが再び調べられる。VLANが真であれ ば、ステップ1342へ進み、ここでハッシュVLAN ルーチンすなわち手順が調べられて、関連するポートを ハッシュ・テーブル・エントリ910における対応する VLANビット・マップ値から決定されたものとして、 識別する。ステップ1340でVLANが真でないと判 定すると、動作はステップ1344へ進み、既にアサー トされていない場合は、HASH_DONE*信号があ る期間だけアサートすなわちパルスが発生され、次に否 定される。ステップ1344の終了により、この手順の 動作が完了する。HASH_DONE*信号の否定信号 により、HCB402のハッシュ・ルックアップを終了 する。

2により捕捉される。

【0238】ステップ1326において、VLANが真であるか、あるいはSecurePortが真であると判定された場合、あるいはステップ1328が行われた後は、ソース・アドレス・ルックアップの後まで、HASH_DONE*信号のアサートが遅延される。次いでステップ1330へ進み、宛先MACアドレスに関して先に述べたと類似の方法で、ハッシュ・ルックアップがソースMACアドレス(SA)に関して行われる。ステップ1330において、対応する装置に関するハッシュ・アドレスが見出されるならば、値SA_Hitが真に戻される。ステップ1330からステップ1332へ進み、ここで値Src_Hitが調べられる。Src_Hitは、以下の式(4)によりSA_Hitに関連付けられる。

[0239]

【数4】

(4)

【0240】ステップ1332において、Src_Hi tが偽ならば、ステップ1350へ進み、LearnD isPrt値を調べることにより、ソース・ポートがデ ィスエーブル状態にされたことを学習しているかどうか 判定される。もし学習していなければ、ステップ135 2へ進み、パケットの新たな情報が適切なレジスタへロ ードされ、CPU230が割込みされる。CPU230 は、これに応答して、ハッシュ・メモリ・セクション9 02を新たなハッシュ・テーブル・エントリ910で更 新する。ソース・ポートがステップ1350でディスエ ーブル状態にされたことを学習していると判定した場 合、あるいはハッシュ・メモリ・セクション902がス テップ1352で更新された後は、ステップ1354へ 進んで、SecurePortビットを調べる。Sec urePortが真ならば、動作はステップ1356へ 進み、ここでHASH_STATUS [1:0] 信号が 00b=DROP_PKTへ変更される。この場合、ア ドレスが新しく、かつ新アドレスが保全ポートでは許容 されないので、新たなパケットがドロップされる。ま た、必要に応じて、セキュリティ(保全)違反割込みが CPU230に対してアサートされて、セキュリティ違 反に応答して適切な処置を行う。 ステップ1356から ステップ1344へ進む。再びステップ1354におい て、SecurePortビットが非保全ポートを示す 偽であるならば、ステップ1340へ進む。ステップ1 324において、SrcLook Upが偽であれば、直 接ステップ1344へ進む。

【0241】図55には、ハッシュ・メモリ・セクション902におけるハッシュ・テーブル・エントリ910の全てを探索するためのハッシュ・ルックアップ手順を

示すフロー図が示されている。最初のステップ1402 において、アドレス値Aがステップ1316または13 30から送られる受取られたハッシュ・アドレスに等し くセットされる。動作はステップ1404へ進み、ここ で受取られたハッシュ・アドレスと関連する主ハッシュ ・エントリ・セクション906内のハッシュ・テーブル ・エントリ910が読出される。動作はステップ140 6へ進み、VALIDENTRY (エントリ有効) ビッ トが読出され、新たなパケットのMACアドレスが格納 されたMACアドレスと比較される。エントリが有効で あり正確な整合がMACアドレス間に生じるならば、動 作はステップ1408へ進み、HITビットが真にセッ トされてハッシュ・ビットを示し、動作は呼出し手順即 ちルーチンへ戻る。エントリは有効でないか、あるいは アドレスの整合が起きなかったならば、ステップ141 Oへ進み、ここでVALIDENTRYビットと、エン トリのEOC (チェーン終り)値が調べられる。エント リが有効でないか、あるいはEOCに到達しなければ、

動作はHITビットを偽として戻る。さもなければ、ハッシュ・アドレスが、ステップ1412においてハッシュ・エントリ内のリンク・アドレス (バイトF:C)に 等しくセットされ、ステップ1404へ戻って、チェーン化されたハッシュ・エントリ・セクション908内の 次のチェーン化エントリを試みる。MACアドレス整合による有効なエントリが見出されるまでか、あるいはEOC値に遭遇するまで、動作はステップ1404、1406、1410および1412間をループする。

【0242】以下のテーブル(1)は、本発明により実現された特定の実施形態におけるCPU230の入出力(I/O)スペース・レジスタを示している。テーブル(1)は、単に例示的に示したものであり、また、該例においては、レジスタが特殊な実施例中か又はそれ以外で実現されるか、若しくは同様なレジスタが異なる呼称で呼ばれている。

【0243】 【表1】

テーブル1: CPU230 1/0スペース・レジスタ

テーブル]	: CPU		ペース・レジスタ		
オフセット(h)	マスク	シャドウ化	アクセス (R/W)	Reg_name/Bit_name	説明
0	PCB 406		CPU: R PCB: W MCB: RCB:	割り込みソース 1 ビット0: MCB_INT 1: MEM_RDY 2: ABORT_PKT 3: STAT_RDY 4-31: リザーブ	(1)
4	PCB 406		CPU: R/W PCB: R MCB: HCB:	割り込みマスク1 ピット 0: MCB_INT 1: MEM_RDY 2: ABORT_PKT 3: STAT_RDY 4: HASH_MISS 5・31: リザーブ	(2)
8	PCB 406		CPU: R/W PCB: R/W MCB:	バケット情報 ・RdPkt ビット D: 50P 1: EOP 2-15: リザーブ 16-23: 長さ (EOPに対して) 24-31: リザーブ	(3)
c	PCB 406		CPU: R/W PCB: R/W MCB: HCB:	バケット情報 WrPkt ビット0: 50P 1: E0P 2-5: BE (SOPに対して) 6-15: リザーブされる 16-23: 長さ 24-31: リザーブ	(4)

【表2】

[0244]

10	PCB 406	CPU: R SIMM 存在検出 PCB: R/W ピット 0・3: simm1_pd[0 MCB: 4・7: simm2_pd[03] B・11: simm3_pd[0 12・15: simm4_pd[0 16・31: リザーブ	31 31
14	PCB 406	CPU: R/W ポーリング・ソース (1 & 2 PCB: W ピット 0: MCB_INT MCB: 1: MEM_RDY HCB: 2: PKT_AVAIL 4: ABORT_PKT 5: STAT_RDY 6: HASH_MISS 7-31: リザーブ	(6)
18	PCB 405	CPU: R 割り込みソース 2 PCB: W ビット O: PKT_AVAIL MCB: 1: BUF_AVAIL HCB: 2-31: リザーブ	(7)
10	PCB 406	CPU: R/W 割り込みマスク 2 PCB: R ビット 0: PKT_AVAIL MCB: 1: BUF_AVAIL HCB: 2・31: リザーブ	(8)

[0245]

【表3】

20	PCB 406		PCB: R	QCスタティスティック情報 W ビット 0・1: ポート番号 2・4: QC番号 5・9: レジスタ番号 10・14: レジスタの数 15・19: レジスタの最大数 20・31: リザーブ	(9)
24	PCB 406		MCB:	W ピット 0-15: パケット長	(10)
28	PCB 406		MCB:	フラッシュFIFO W	(11)
30	PCB 406	MCB 404 HCB 402	CPU: R, PCB: R MCB: R HCB: R	W EPSM ステップアップ ピット 0: TPI インストール 1: EXP インストール 2: マスタ・スイッチ・イネーブル 3-4: QcXferSize[1:0] 5-6: TPIXFerSize[1:0] 7: AI_FCS 8: DramWrDis 9: SramWrDis 10-12: Epsm Addr Dcd 13: Clk1Se1 14-21: CPU ボート番号 22:31: リザーブ	(12)

34	PCB 406	HCB 402	CPU: R/W PCB: MCB: R HCB: R	ポート・スピード ピット 0: ポートロスピード 1: ポート1スピード : : 27: ポート27スピード 28-31: リザーブ	(13)
38	PCB 406	МСВ 404 НСВ 402	CPU: R PCB: MCB: R HCB: R	ポート・タイプ ビット 0: ポート0タイプ 1: ポート1タイプ : : 27: ポート27タイプ 28-31: リザーブ	(14)
3 c	PCB 406	MCB 404	CPU: R/W PCB: R MCB: R HCB:	MEM リクエスト ピット 0-23: Mem アドレス 24: メモリ選択 25: 転送サイズ 26・29: バイト・イネーブル 30: RW 31: ロック済ページ・ヒット	(15)

[0247]

【表5】

40	PCB-406	HCB 402	CPU: R PCB: MCB: R HCB: R	EPSM 訂正 ピット 0・7: 訂正番号 8・31: リザーブ	(16)
54	HCB 402	·	CPU: R/W PCB: MCB: HCB: R	HCB 利用セット・アップ ビット 0-7: ボート番号又は総数 8-9: モード 10-31: リザーブ	(17)
- 58	HCB 402		CPU: R/W PCB: MCB: HCB: R/W	HCB 利用 ピット0-31: 平均時間	(18)
5c	HCB 402		CPU: R/W PCB: MCB: R	ソース CT_SNF / ポート ビット 0: ポート0 1: ポート1 : : 27: ポート27 28・31: リザーブ	(19)
60	HCB 402		CPU: R/W PCB: MCB: R	宛先 CT_SNF /ポート ピット 0: ポート0 1: ポート1 : 27: ボート27 28-31: リザーブ	(20)

64	HCB 402 (High 2 bits of each	CPU: R/W XferSize /ポート PCB: ピット 0-3: ポート 0 xfersize MCB: 4-7: ポート 1 xfersize HCB: R 8-11: ポート 2 xfersize	(21)
	xfersz	12-15: ポート 3 xfersize 16-19: ポート 4 xfersize 20-23: ポート 5 xfersize 24-27: ポート 6 xfersize 28-31: ポート 7 xfersize	
68	HCB 402 (High 2 bits of each xfersz	でPU: R/W RCB: ・・・・ MCB: ・・・・ MCB: ・・・・ MCB: ・・・・ RCB: R	(22)

[0249]

【表7】

リザーブ

6c	HCB 402 (High 2 bits of each xfersz	CPU: R/W PCB: MCB: R	XferSize / # - h Eyr 0-3:#-16 xfersize 4-7:#-17 xfersize 8-11:#-18 xfersize 12-15:#-19 xfersize 16-19:#-120 xfersize 20-23:#-121 xfersize 24-27:#-122 xfersize 28-31:#-123 xfersize	(23)
70	HCB 402 (High 2 bits of each xfersz	CPU: R/W PCB: MCB: HCB: R	XferSize / ポート ピット 0・3:ポート24 xfersize 4・7:ポート25 xfersize 8・11:ポート26 xfersize 12・15:ポート27 xfersize 16・19:ポート28 xfersize 20・31:リザーブ	(24)

[0250]

【表8】

74	HCB 402		Arb_Mode ピット 0-1: モード値 2-31: リザーブ	(25)
78	HCB 402	CPU: R/W PCB: MCB: HCB: R	HCB Misc コントロール ビット 0: イネーブルCT FIFO 1: イネーブル Rd Extra WS 2: イネーブル CC Rd/Wr Qc 3: イネーブル CC Rd/Wr Qc 4: 初期的イネーブル AD 5-31: リザーブ	(26)
7c	HCB 402		ポート・シャットダウン ピット0・27:ピット マップ	(27)

[0251]

【表9】

80	MCB 404	CPU: PCB: MCB: HCB:	R/W	プログラム・ポート状態 ビット 0・1: 状態値 2・31:リザーブ	. (28) .
90	MCB 404	CPU: PCB: MCB: HCB:	R/W R	ボート状態ピットマップ ピット 0: ボート 0 1: ポート 1 27: ボート 27 28・31: リザーブ	(29)

[0252]

【表10】

【0253】 【表11】

98	MCB 404	CPU: PCB: MCB: HCB:	R R/W	ポート状態# 2 ピット 0・1: Port _16_st[1:0] 2・3: Port _17_st[1:0] 4・5: Port _18_st[1:0] 6・7: Port _19_st[1:0] 8・9: Port _20_st[1:0] 10・11: Port _21_st[1:0] 12・13: Port _22_st[1:0] 14・15: Port _23_st[1:0] 16・17: Port _24_st[1:0] 18・19: Port _25_st[1:0] 20・21: Port _26_st[1:0] 22・23: Port _27_st[1:0] 24・31:リザーブ	(31)
9с	MCB 404	CPU: PCB: NCB: HCB:	R/W R	宛先ミス ブロードキャスト ピット 0・28: DestMissBCビットマップ 29・31: リザーブ	(32)

[0254]

a8	MCB 404	CPU: R/W メキリ・バス・モ. PCB: ・・・・ ピット 0-14: モ: MCB: R/W 15:モニ	
		24-27:74	ニタ・ポート選択 (ルタ時間スケール - ◆ ・ケリア (33)
		29: カウモモー	ウント/フィルタ・
ac	мсв	. 31:75	Rkpress イネーブル ラーム タ・スレッショルド
	404	PCB: MCB: R HCB: RCB: 8-15: アラ	}
ь0	МСВ	16-19:リザ 20・31:ビー CPU: R メモリ・バス利用	
	404	PCB: Cylo-31:/(-	(35)
ъВ	MCB 404	でPU: R メモリによってド PCB: MCB: R/W ビットロー31:パケ HCB:	ロップしたパケット (36)

[0255]

【表13】

		•	
bc	MCB 404	CPU: R PCB: ビット Q・31:パケットの数 MCB: R/W HCB:	(37)
: c0	MCB 404	CPU: R/W ハッシュ・テーブルの定義 PCB: ・・・・ ピット 0・14: アドレス [16:2] 15・23: アドレス [26:17] 24・25: テーブル・サイズ 26: ロック・ハッシュ・サイクル 27: Vlan グループ BC 28: Vlan ミス BC 29: Vlan ユニキャスト 30・31: リザーブ	(38)
c4	MCB 404	CPU: R Rxセクタ・カウント PCB: ビット 0-28: ビットマップ MCB: R/W 29・31: リザーブ HCB:	(39)
c8	MCB 404	CPU: R Txパケット・カウント PCB: ピット 0-28: ピットマップ MCB: R/W 29-31: リザーブ HCB:	(40)
cc	MCB 404	CPU: R ハッシュ・アドレス・ロー PCB: ・・・・ ビット 0・31:パイト 0・3 MCB: R/W HCB: ・・・・	(41)

		And the second s	
d0	MCB - 404	CPU: R ハッシュ・アドレス・ハイ PCB: ・・・・ ビット 0-15: バイト 4-5 MCB: R/W 16-23:ソース・ポート HCB: ・・・・ 24:ポート・ミス 25-31:リザーブ	(42)
d4	MCB 404	CPU: R 受信メモリ・セクタによりドロップした パケット MCB: R/W ビット 0-31:パケットの数	(43)
dВ	ИСВ 404	CPU: R 送信メモリ・セクタによりドロップした PCB: パケット MCB: R/W ビット O-31:パケットの数 HCB:	(44)
dc	MCB 404	CPU: R/W 受信オーバーフローによりドロップしたパケット PCB: ・・・・ ビット 0・28: ボート・ビットマップ MCB: R 29・31: リザーブ	(45)
· e0	MCB 404	CPU: R/W 送信オーバーフローによりドロップしたパケット PCB: ・・・・ ピット C・2B:ホート・ビットマップ MCB: R 29-31:リザーブ	(46)
e4	MCB 404	CPU: R/W 学習ディスエーブル・ホート PCB: ・・・・ ビット 0-27:学習ディスエーブル・ MCB: R ポート・ビットマップ RCB: ・・・・ 28-31:リザーブ	(47)
е8	MCB 404	CPU: R/W 盛実ポート PCB: ビット 0-27: 強実ポート・ビットマップ MCB: R HCB: 28・31: リザーブ	(48)

【0257】 【表15】

	The state of the s		
ec	MCB 404	CPU: R/W セキュリティ PCB: MCB: R HCB:	・パイオレーション状態 ::カウント (49)
fO	MCB 404	PCB: Eyl 0-27	・パイオレーション ・ポート・ピットマップ ・リザーブ (50)
f4	MCB 404	MCB: R/W 2 HCB: 3 Rasenx 5	トロール ・メモリ・タイプ ・メモリ・タイプ ・メモリ・スピード : EDO テスト・モード (51) : Db1 リンク・モード : DisRePgHits : DisTxPGHits : リザーブ
£8	MCB 404	CPU: R/W RAS選択 PCB: ピット 0-31 MCB: R HCB:	: Rasenx [1:0] (52)
fc	MCB 404	CPU: R/W リフレッシュ・ PCB: R ピット 0-9 MCB: 10-31 HCB:	

[0258]

【表16】

Г	100	MCB	CPU: R/W フィルタ・コントロール	
ł –		404	PCB: ・・・・ ピット 0・3:アドレス・イネーブル	1
1		(bit	MCB: R [3:0]	(54)
		4-7)	HCB: 4-7: マスク・イネーブル	(54)
1		1 1	[3:0]	}
1			8-31: リザーブ	
	104	MCB	CPU: R/W マスク・アドレス・フィルタ・ロー	1
J		404	PCB: ピットロ・31:パイト 0 - 3	(55)
1	•	1	MCB: R	(55)
1		1 1	HCB:	L
	108	MCB	CPU: R/W マスク・アドレス・フィルタ・ハイ	
1		404	PCB: (ピットロ・15:パイト 4-5	(50)
1		1	MCB: R 16-31:リザーフ	(56)
1			HCB: ····	
<u> </u>	10c	MCB	CPU: R/W アドレス・フィルタ 0・ロー	
j		404	PCB: ビット0-31:バイト 0-3	(57)
i		1 1	MCB: R	(57)
l		l l	НСВ:	
	110	MCB	CPU: R/W アドレス・フィルタ 1・ハイ	
		404	PCB: ビット0-15:パイト 4-5	(58)
1		1	MCB: R 16-23:宛先ポート	(90)
ļ			HCB: 24-31:フィルタ・マスク 0	<u></u>
_	114	MCB	CPU: R/W アドレス・フィルタ 1・ロー	
		404	PCB: E210-31:1/11 0-3	(50)
i			MCB: R	(59)
1		1	HCB:	
-	118	MCB	CPU: R/W アドレス・フィルタ 1・ハイ	
[404	PCB: ピットロ・15:バイト 4-5	(00)
]	MCB: R 16-23:宛先ポート	(60)
ı		1 1	HCB: 24・31:フィルタ・マスク1	1

[0259]

【表17】

11c	MCB 404	CPU: R/W アドレス・フィルタ 2・ロー PCB: ・・・・ ビット 0・31 x パイト 0 - 3 MCB: R HCB: ・・・・	(61)
120	MCB 404.	CPU: R/W アドレス・フィルタ 2・ハイ PCB: ビット 0・15: バイト 4-5 MCB: R 16・23: 宛先ポート HCB: 24・31: フィルタ・マスク 2	(62)
124	MCB 404	CPU: R/W アドレス・フィルタ 3・ロー PCB: ビット 0・31: バイト 0 - 3 MCB: R HCB:	(63)
128	MCB 404	CPU: R/W アドレス・フィルタ・ハイ PCB: ビット 0-15: バイト 4-5 MCB: R 16-23: 宛先ポート HCB: 24-31: フィルタ・マスク 3	(64)

[0260]

【表18】

12c MCB 404	CPU: R PCB: MCB: R/W HCB:	MCB 割り込みソース ピット 0: セキュリティ割り込み 1: メセリ・オーバーフローを 2: メモリ・オーバーフローを 3: ブロードキャスト割り込み 4: ブロードキャスト割り込み をプロリア 5:受信割り込み 7:失敗したR×パケット 8: BW アラームのセット0 9: BW アラームのクリア1 11: BW アラームのクリア1	(65)	
-------------	---------------------------	--	------	--

130	MCB	CPI	J: R/W	【 MCB 割り込みマスク	
1	404	l PCI	B:	ピット 0: セキュリティ割り込み	
1	ļ ···	l kc	B: R	1:メモリ・オーバーフローの	
		HC	B:	セット	
				2: メモリ・オーバーフローの クリア	
				3: プロードキャスト割り込み マスクのセット	
				4: ブロードキャスト割り込みマスクのクリア	(66)
	<u> </u>			5:受信割り込みマスク	(00)
]			6:送信割り込みマスク 7:失敗したRェパケット	
	}			8: BW 75-40ty 10	
1		1 1		g: BW アラームのクリア 0	
		l :		10: BW アラームのセット1	
1	l	1		11: BW アラームのクリア1	
	1			12・31: リザーブ	

[0262]

【表20】

134	MCB	CPU: R/W MCB # 1220 127	
134	404	CPU: R/W MCBポーリング・ソース PCB: ・・・・ ピット 0:セキュリティ割り込み	
	1		
		MCB: R/W 1:メモリ・オーバーフローの セット	
	4	2:メモリ・オーバーフローの クリア	
		3:ブロードキャスト・ボーリ ング・ソースのセット	
		4:ブロードキャスト・ボーリ ング・ソースのクリア	(67)
		5:受信ポーリング・ソース	(01)
		6:送信ボーリング・ソース	
		7:失敗したR×パケット	
		8: BW アラームのセット0	
		g. BW アラームのクリア 0	
		10: BW 75-40ty 1	
		11: BW 75-402 971	
		12.31: リザーブ	
138	MCB	CPU: R/W パックプレッシャ・イネーブル	
	404	PCB: ビットロ・23: リザーブ	
		MCB: R 24・27: ポート・ビットマップ	
_		HCB: ・・・・ 28・31: リザーブ	
13c	MCB	CPU: R/W 結合ポートのセット0	
	404	PCB: ビット0-27: ポート・ビットマップ	
		MCB: R 28-31: リザーブ	
	l	HCB: ····	
140	MCB	CPU: R/W 結合ポートのセット1	
	404	PCB: ・・・・ ビット 0・27: ポート・ビットマップ	
		MCB: R 28・31:リザーブ	
	1 1.	HCB:	

[0263]

【表21】

. 144	MCB 404		フォルトVlan ビットマップ ット Q・28:ビットマップ	
146	мсв 404	CPU: R/W 契	約ポート ット 0・7: ポート 8-15: R× モニタ・ポート番号 16-23: T× モニタ・ポート番号	(68)
200-2ff		CPU: R/W // PCB: R/W MCB:	24-31: リザーブ ワッド・カスケード 0 レジスタ	(69)
300-3ff			ワッド・カスケード1 レジスタ	(70)
400-4ff		CPU: R/W // PCB: R/W MCB: HCB:	ワッド・カスケード 2 レジスタ	(71)
500-5ff		CPU: R/W ク PCB: R/W MCB: HCB:	ワッド・カスケード 3 レジスタ	(72)
600-6ff		CPU: R/W 7 PCB: R/W MCB: HCB:	ワッド・カスケード 4 レジスタ	(73)

[0264]

【表22】

700-7ff	PCB: R/W	ワッド・カスケード 5 レジスタ (74)
	MCB:	
800-8ff	CPU: R Q PCB: R/W MCB:	C スタティスティック・レジスタ (75)
900		CB FIFO - BPDU (76)
a00		ICB データ FIFO (77)
b00-fff		張用としてリザーブ

テーブル1の(1)~(77)の説明

- (1) CPU230に対する任意の割り込み(1又は複数)のソース。これらの割り込みはCPU230が割り込みをアクノレッジ(確認)するときに該CPU230によってクリアされる
- (2) CPU230に対するマスクされるべき割り込み
- (3) このレジスタはCPU230によって書き込まれる
- (4)このレジスタはEPSM210によって書き込まれる
- (5) このレジスタはシフト・レジスタ・インターフェースを通じて SIMM上の情報を含む
- (6) CPU230に対するマスクされている任意の割り込み(1又は複数)のソース

- (7) CPU230に対する任意の割り込み(1又は複数)のソース。これらの割り込みはCPU230が割り込みをアクノレッジ(確認)するときに該CPU230によってクリアされる
- (8) CPU230に対するマスクされるべき割り込み
- (9)このレジスタに書き込むCPU230は、適当なポートの統計リード(読み出し)を発行するようにQCインターフェースに知らせる
- (10) このレジスタはEPSM210によって書き込まれる
- (11) このレジスタは、書き込まりれたときに、FIF O内容をフラッシュ (消去) し、EOPを受信するまでフラッシュを続ける
- (12) このレジスタは一般的セットアップ・パラメータ

を保持する

(13) これはポート速度ビットマップ・レジスタである。ポートに対するビットがリセットされたとき、これは10mhzポートであり、ビットがセットされたとき、これは100mhzポートである。即ち、0=10mhz、1=100mhzである。パワーアップ・デフォールトは正しい値を含むべきである

- (14) これはボート・タイプ・ビットマップ・レジスタである。ボートに対するビットがリセットされたとき、これはQCボートであり、ビットがセットされたとき、これはTLANボートである。即ち、O=QC、1=TLANである。パワーアップ・デフォールトは正しい値を含むべきである
- (15) これは、CPU230からのメモリ転送に対する アドレス及びコントロールを含むレジスタである
- (16) このリード・オンリ・レジスタはEPSM210 に対する改訂番号 (revision number) を供給する
- (17) このレジスタは、HCB402使用率(ユーティリゼーション) について観察されるべきポート及びモード・ビットを選択する。その可能なモードは、TX、R X及びその両方である
- (18) HCB402ユーティリゼーションは、選択されたポートがバス上にある平均時間である
- (19) このレジスタは、どのソース・ポートがCTを行えるか及びどのものがSnFを行うことのみできるかを示すための、ポートに対するビットマップである
- (20) このレジスタは、どの宛て先ポートがCTを行えるか及びどのものがSnFを行うことのみできるかを示すための、ポートに対するビットマップである
- (21) このレジスタは指定されたポートに対するエクスファーサイズ (x f e r s i z e) を含む
- (22) このレジスタは指定されたポートに対するエクスファーサイズ (xfersize) を含む
- (23) このレジスタは指定されたポートに対するエクスファーサイズ (xfersize)を含む
- (24) このレジスタは指定されたポートに対するエクスファーサイズ (xfersize)を含む
- (25) このレジスタはアービトレーション(仲裁)・モード値を含む。使用可能なアービトレーション・モードはFCFS、ウエイト(重み付け)、又はラウンド・ロビン (round robin) である
- (26) HCB402のサブセクションに対する種々のコントロール
- (27) ディスエーブルされるべきポートのビットマップ (28) このレジスタは、ポート状態ビットマップ・レジスタにおいて示されたポートがどの状態に変更すべきかを教える

状態値

条件

00ъ

ディスエーブルされる

01b

プロックされる/

聞く

10b

学習する

11b

送る

(29) このレジスタは、どのポートがその状態を変化させるかを示す。このレジスタはプログラム・ポート状態レジスタと組になって、ポート状態レジスタを満たす(30) 各ポートに対しての2ビットが、以下のように、アービタにポートがどの状態にあるかを教える

状態値

条件

0 0 b

ディスエーブルされる

0 1 b

プロックされる/

聞く

10b

学習する

11b

送る

(31) 各ポートに対しての2ビットが、以下のように、 アービタにポートがどの状態にあるかを教える

状態値

条件

0 0 b

ディスエーブルされる

01b

プロックされる/

聞く

10b

学習する

11b

送る

- (32) 宛て先ミス・ブロードキャスト(放送)・ビット マップ
- (33) メモリ・バス214モニタ・コントロールは、メ モリ・バス214上で行われる監視(モニタリング)を (それが行われる場合に)セットアップするために用い られる
- (34) メモリ・バス214モニタ・スレッショルドは、

- アラームをセットするため及びアラームをクリアするために用いられる
- (35) メモリ・バス214ユーティリゼーション・レジ スタ
- (36) メモリ・スレッショルド・カウンタによるメモリ ・スペースの欠如によってドロップされる (落とされ
- る) パケットの数。このレジスタはリード (読み出し) されるときにクリアされる
- (37) ブロードキャスト・メモリ・スペースの欠如によってドロップされるブロードキャスト・パケットの数
- (38) ハッシュ・テーブルのベースに対するアドレス。 ハッシュ・テーブルのサイズはレジスタの定義で説明したものである
- (39) 受信セクタ・スレッショルド・オーバーフローの セット又はクリアの何れかによってCPU230に割り 込みを行ったポートのビットマップ
- (40) 送信パケット・スレッショルド・オーバーフロー のセット又はクリアの何れかによってCPU230に割り込みを行ったポートのビットマップ
- (41) ハッシュ・テーブル内を見たときにミスしたアド レス
- (42) 残りのハッシュ・アドレス及びソース・ポート
- (43) 受信メモリ・セクタ・オーバーフローによってドロップされたパケットの数。このレジスタは読み出されたときにクリアされる
- (44) 送信メモリ・セクタ・オーバーフローによってドロップされたパケットの数。このレジスタは読み出されたときにクリアされる
- (45) このレジスタは、受信オーバーフローによってパケットをドロップしたポートのビットマップである
- (46) このレジスタは、送信オーバーフローによってパケットをドロップしたポートのビットマップである
- (47) 学習 (ラーニング、learning) ディスエーブル・ポート・ビットマップ
- (48) セキュア(機密保護、secure)・ポート・ビット マップ
- (49) このレジスタはポート・セキュリティによってドロップされたパケットの合計を含む
- (50) このレジスタは、セキュリティによってパケット をドロップしたポートのビットマップである
- (51) このレジスタはメモリ・タイプ、速度その他を含 オヒ
- (52) RASがメモリの4Mブロックをイネーブルにする
- (53) リフレッシュ・カウンタがメモリ・コントローラ に対してリフレッシュ信号を生成する
- (54) このレジスタはアドレス・フィルタリング及びアドレスのマスキングをイネーブルにする
- (55) このレジスタはアドレス・フィルタリングに対するマスク・ビットを含む

- (56) このレジスタはアドレス・フィルタリングに対するマスク・ビットを含む
- (57) このレジスタはアドレス・フィルタ 0 のバイト 0 -3を含む
- (58) このレジスタはアドレス・フィルタ 0 のバイト4 -5を含む
- (59) このレジスタはアドレス・フィルタ1のバイト0-3を含む
- (60) このレジスタはアドレス・フィルタ1のバイト4 -5を含む
- (61) このレジスタはアドレス・フィルタ2のバイト0-3を含む
- (62) このレジスタはアドレス・フィルタ2のバイト4 -5を含む
- (63) このレジスタはアドレス・フィルタ3のバイト0 -3を含む
- (64) このレジスタはアドレス・フィルタ3のバイト4 -5を含む
- (65) このレジスタはMCB404において開始された 任意の割り込みのソースを含む
- (66) このレジスタはMCB404において開始された 任意の割り込みに対するマスキングを含む
- (67) このレジスタは、マスクされたMCB404において開始された任意の割り込みのソースを含む
- (68) このレジスタはプロミスキュアス (無差別、prom iscuous) ・モードで観察されているポートの値を保持する。また、RXトラフィック及びTXトラフィックが現れるポートを含む
- (69) これはカッド・カスケード・レジスタに対するオフセットである。これはQCOに対するものである
- (70) これはカッド・カスケード・レジスタに対するオフセットである。これはQC1に対するものである
- (71) これはカッド・カスケード・レジスタに対するオフセットである。これはQC2に対するものである
- (72) これはカッド・カスケード・レジスタに対するオフセットである。これはQC3に対するものである
- (73) これはカッド・カスケード・レジスタに対するオフセットである。これはQC4に対するものである
- (74) これはカッド・カスケード・レジスタに対するオフセットである。これはQC5に対するものである
- (75) これは、カッド・カスケードから読み出されたば かりの統計バッファに対するアドレス・スペースである
- (76) これは、パケット・データをHCB402へ送信 するため/パケット・データをHCB402から受信す るための、FIFOのアドレスである
- (77) これは、データをMCB404へ送信するため/ データをMCB404から受信するための、FIFOの アドレスである
- テーブル (1) のレジスタを明瞭にするため、下記のレ ジスタ定義を提供する。

[0265]

【表23】割込み情報

EPSM210からCPU230に対する3つの割込み ピン: CPUINTHASHL、CPUINTPKTL およびCPUINTLがある。CPUINTHASHL は、ハッシュ・ミスが生じた時にのみ代入され、(オフ セット 'hocにおける) ハッシュ・アドレス・ロー・レ ジスタを読出すことによりクリアされる。CPUINT PKTLは、パケット・インターフェースFIFOで利 用可能なパケットがある時か、あるいはパケット・イン ターフェースFIFOが更に多くのパケット・データを 送るためクリアされるバッファ・スペースを有するなら ば、代入される。CPUINTLは、4つのあり得るソ ースに対して代入され; これらソースの1つがMCB4 04における8つのあり得るソースを指す。割込みソー スは、これらソースがマスクされなければ、CPU23 Oを割込みさせる。CPU23Oが割込みされることな く割込みソースの情報を利用可能にさせるため、ポーリ ング機構が利用可能である。割込みソースのマスキング が割込みをCPU230からブロックさせるが、情報は いぜんとしてポーリング・ソース・レジスタで利用可能 である。例えば、要求される統計数字が利用可能である 時にSTAT_RDYマスク・ビットがセットされるな らば、割込みは生じないが、CPU230はいぜんとし て統計数字がポーリング・レジスタの読出しにより読出 す用意があると判定することができる。注:割込みソー ス・レジスタはこれを読出すことによりクリアされる が、ポーリング・ソース・レジスタはこれをクリアする ため書込まれなければならない。

割込みソース1レジスタ: (オフセット='h00) CPU230へ送られるCPUINTL割込みのソース。このレジスタは、EPSM210により更新され、その時割込みがCPU230へ送出される。CPU230がこのレジスタに達すると内容がクリアされる。1ビットにおける1の値は、割込みが生じたことを表示する。デフォルト=32'h0000_0000。

ビットO(W/R) MCB_INTは、割込みがMCB404に生じたことおよび割込みを更に理解するためMCB割込みソース・レジスタが読出される必要があることをCPU230に通知する割込みである。デフォルトは0。

ビット1 (W/R) MEM_RDYは、要求されたメモリ・データがバッファ・スペースで利用可能であることをCPU230に通知する割込みである。デフォルトは0。

ビット2(W/R) ABORT_PKTは、ABORT_IN*信号がPCB406へ表明されたことをCPU230に通知する割込みである。デフォルトは0。 ビット3(W/R) STAT_RDYは、要求された

統計数字情報がPCB406のバッファ・スペースにお

いて用意があることをCPU230に通知する割込みである。デフォルトは0。

ビット4~31(RO) 予約(RESERVED) 常に0として読出す。

割込みソース・レジスタに対するpcbregsインタ ーフェース

McbInt(in) MCBからの入力、ビット0を 判別

MemRdy(in) メモリFIFOからの入力、ビット1を判別

AbortPktInt(in) HCB402インターフェースからの入力、ビット4を判別

StatRdyInt(in) QCインターフェース からの入力、ビットラを判別

CpuInt_(out) 割込みが生じたことを示す CPU230への信号。

割込みマスク1レジスタ (オフセット='h04)C PU230によりマスクされる割込み。任意のビットにおける1の値が、割込みがマスクされることを示す。デフォルト=32'h0000_001f

ビットO(W/R) CPU230に対するMcbIn t割込みをマスク。デフォルトは1

ビット1(W/R) CPU230に対するMemRd y割込みをマスク。デフォルトは1

ビット2(W/R) CPU230に対するAbort PktInt割込みをマスク。デフォルトは1

ビット3 (W/R) CPU230に対するStatR dyInt割込みをマスク。デフォルトは1

ビット4 (W/R) CPU230に対するHashMiss割込みをマスクデフォルトは1

ビット5~31(RO) 予約。常に0として読出し。 割込みソース2レジスタ (オフセット='h18)CP U230へ送られるCPUINTPKTL割込みのソース。このレジスタはEPSM210により更新され、次 に割込みがCPU230へ送られる。CPU230がこのレジスタを読出す時、内容がクリアされる。1ビット における1の値は、割込みが生じたことを示す。デフォルト=32'h0000_000

ビットO(W/R) PKT_AVAILは、パケット・データがCPU230に対して利用可能であることを CPU230へ通知する割込み。デフォルトは0

ビット1 (W/R) BUF_AVAILは、パケット・データを送出するためバッファ・スペースがCPU230に対して利用可能であることをCPU230に通知する割込み。デフォルトは0

ビット2~31(RO) 予約。常に0として読出し 割込みソース・レジスタに対するpcbregsインタ ーフェース

PktAvailInt(in) TX FIFOからの入力、ビット2を判別

BufAvailInt(in) RX FIFOから の入力、ビット3を判別

CpuInt_Pkt_(out) パケット割込みが 生じたことを示すCPU230に対する信号 インターフェース・マスク2レジスタ (オフセット ='hlc)CPU230によりマスクされる割込み。 任意のビットにおける1の値は、割込みがマスクされる ことを示す。デフォルト=32'h0000_000 3。

ビット O (W/R) CPU 230 に対するPktAvailInt割込みをマスク。デフォルトは1ビット1(W/R) CPU 230 に対するBufAvailInt割込みをマスク。デフォルトは1ビット2~31(RO) 予約。常に0として読出しポーリング・ソース1&2レジスタ (オフセット='h14)このレジスタはマスクされた割込み情報を含み、所望のビットをクリアするため1を書込むCPU230 が割込みされる代わりにポーリングすることを可能にする。CPUは代わりにポーリングを欲する任意の割込みソースをマスクしなければならない

ビット O (W/R) MCB_INTは、割込みがMC B404に生じたことおよび割込みを更に理解するため MCB割込みソース・レジスタが読出される必要があ る。デフォルトは O

ビット1(W/R) MEM_RDYは要求されたメモリ・データがバッファ・スペースで利用可能であることをCPU230に通知する割込み。デフォルトは0ビット2(W/R) PKT_AVAILは、パケット・データがCPU230に対して利用可能であることをCPU230に通知する割込み。デフォルトは0ビット3(W/R) BUF_AVAILは、バッファ・スペースがCPU230がパケット・データを送るために利用可能であることをCPU230に通知する割込み。デフォルトは0

ビット4 (W/R) ABORT_PKTは、ABORT_IN信号がPCB406ヘアサートされたことをCPU230に通知する割込み。デフォルトは0ビット5 (W/R) STAT_RDYは、要求された

ビット5(W/R) STAT_RDYは、要求された 統計情報がPCB406のバッファ・スペースにおいて 用意があることCPU230に通知する割込み。デフォ ルトは0

ビット6(W/R) HASH_MISSは、ハッシュ・ミスが生じたことをCPU230に通知する割込み。 ビット7~31(RO) 予約。常に0として読出しポーリング・ソース・レジスタに対するpcbregs インターフェース

McbInt(in) MCBからの入力。ビット0を 判別

MemRdy(in) メモリFIFOからの入力。ビ

ット2を判別

PktAvailInt(in) TX FIFOから の入力ビット2を判別

BufAvailInt(in) RX FIFOから の入力ビット3を判別

AbortPktInt(in) HCB402インタ ーフェースからの入力ビット4を判別

StatRdyInt(in) QCインターフェースからの入力ビット6を判別

m_HashInt(in) MCB404からの入力 ビット6を判別。

[0266]

【表24】パケット・データのコンフィギュレーションパケット転送のため使用される3つのレジスタがあり、1つは受取られたパケットに対し、2つは伝送パケットに対する。受信パケットは、HSB206からのReadOutPkt信号と関連させられる。送信パケットは、HSB206からのWriteInPkt信号と関連させられる。注:受信と送信の用語は、HSB206から参照される。CPU230は、パケット・データ・バッファをアクセスする前に適切なレジスタをアクセスしなければならない。

パケット情報RdPktレジスタ (オフセット='h 08) CPU230により送られるデータのパケットに対する必要な情報。HSB206から参照される受信パケット

デフォルト=32'h0000_000 ビット0 (W/R) SOP CPU230からのパ ケットの初め

1 = SOP

ビット1(W/R) EOP CPU230からのパケットの終り

1 = E O P

ビット $2\sim15$ (RO) 予約。常,に0として読出しビット $16\sim23$ (W/R) EOPがアサートされる時、FIFOにおけるデータ長さ (バイト数)

ビット24~31(RO) 予約。常に0として読出しパケット情報RdPktレジスタに対するpcbregsインターフェース

r_Sop(out) HSB206インターフェース に与えられたパケット・インジケータの開始

r_Eop(out) HSB206インターフェース に与えられたパケット・インジケータの終り

r_length(out) EOPが表示される時バッファにおけるデータのバイト長

パケット情報WrPktレジスタ (オフセット='h Oc) HSB206により送られるデータのパケット に対する必要情報。HSB206から照会される伝送パ ケット

デフォルト=32'h0000_000

ビットO(W/R) SOP。HSB206からのパケットの開始

1 = SOP

ビット1 (W/R) EOP。HSB206からのパケットの終り

I = E O P

ビット2~5 (W/R) SOPまたはEOPと関連するDWORDに対するバイト使用可能。通常は、全てのバイトが使用可能化される。1=使用可能化

ビット6~15(RO) 予約。常に0として読出し ビット16~23(W/R) FIFOにおけるデータ長 さ(バイト数)

ビット24~31(RO) 予約。常に0として読出し パケット情報WrPktレジスタに対するpcbreg sインターフェース

h_SopIn_(in) HSB206インターフェ ースからのSOPインジケータ

h_EopIn_(in) HSB206インターフェースからのEOPインジケータ

h_ByteValIn_(in) HSB206イン ターフェースからのバイト使用可能

合計パケットInfo(オフセット='h24)これは、MCB404がパケットをCPU230へ送る前にそのパケットに付加する情報。この値は、CPU向けパケットに対するSOPがある時にセットされる

デフォルト=32'h0000_000

ビット0~15 パケット長

ビット16~23(RO) ソース・ポート

ビット24~31(RO) 宛先ポート 【0267】

【表25】メモリ存在の検出

SIMM/DIMM存在検出レジスタ (オフセット = 'h10)システムにおけるSIMMについての情報を保持。この情報は、オンボードのシフト・レジスタからリセットされた僅かに後でロードされる

ビット12~15(RO) simm4_pd[0..

ビット16~31(RO) 予約。常に0として読出 し

存在検出レジスタに対するpcbregsインターフェ ース

i_PDSerIn(in) 存在検出シフト・レジス タからのシリアル入力

[0268]

【表26】 <u>クワッドカスケード統計セットアップ</u> QC統計 Infoレジスタ (オフセット='h20) クワッドカスケード統計レジスタの読出し動作のためのセットアップ情報。CPUは、このレジスタに統計読出しを開始することを書込む。デフォルト=32'h0000_8000

ビット0~1 (W/R) ポート番号。これは、その統計数字が読出されるポート番号。読出すべきポートは、この番号と指定クワッドカスケードにより決定されるビット2~4 (W/R) QC番号。アクセスするクワッドカスケードを指示予約された組合わせ: 3'b110および3'b111

ビット5~9 (W/R) レジスタ番号。これは、指定されたポートに対して読出されるべき第1のレジスタの 番号

ビット $10\sim14$ (W/R) レジスタ数。これは、読出すべきレジスタ数注: ソフトウエアは、この数を、読出すため利用可能なレジスタ範囲内のレジスタ番号と共に保持するため要求される

ビット $15\sim19$ (W/R) 最大レジスタ数。これは、クワッドカスケードで利用可能な統計的レジスタの最大数。デフォルト=6'h17

ビット20~31 (W/R) 予約。常に0として読出 し

クワッドカスケード統計セットアップ・レジスタに対す るpcbregsインターフェース

r_QcStatPortNo(out) 読出された 統計に対するポート番号。これは、Oと3間の値。この 値は、QC数と共に用いられて、スイッチにおけるどの ポートが観察されつつあるかを決定する

r_QcStatQcNo(out) Qc数。ポート 番号と共に用いられる。

r_StatRegNo(out) 始動レジスタ番号。これは、読出されるべき最初の統計レジスタの番号r_NoStatRegs(out) 読出すべき統計レジスタ数

r_Maxregs(out) 存在する統計レジスタの最大数。これは、保持される統計数字が変更されるならば将来の使用のために特に利用可能。

[0269]

【表27】EPSM210のセットアップ

EPSMセットアップ・レジスタ (オフセット='h 30) EPSM210に対する汎用セットアップ・パラメータ。デフォルト=32'h0007_1000または32'h0007_3000、ckllsel入力に

ビットO(W/R) TPIdンストール。l=TPI220dンストールデフォルト=0。このビットは、マスタ・スイッチ使用可能(ビット2)が否定される時にのみ、書込まれる

ビット1 (W/R) EXPインストール。1=拡張インストール。デフォルト=0。このビットは、マスタ・

スイッチ使用可能 (ビット2) が否定される時にのみ、 書込まれる

ビット2(W/R) マスタ・スイッチ使用可能。1 = パケット・トラフィック使用可能。デフォルト=0

ピット3~4 (W/R) Qc X f e r S i z e [1:

0] これらビットは、マスタ・スイッチ使用可能(ビット2) が否定される時にのみ、書込まれる

00=HSB206における16バイト転送サイズ

01=HSB206における32バイト転送サイズ

10=HSB206における64バイト転送サイズ

11=無効組合わせ

ビット5~6 (W/R) TPIXferSize[1:

0] これらのビットはマスタ・スイッチ使用可能(ビッ

ト2)が否定される時にのみ、書込まれる

00=HSB206における16バイト転送サイズ

01=HSB206における64バイト転送サイズ

10=HSB206における128バイト転送サイズ

11=HSB206における256バイト転送サイズ

ビット7(W/R) AIFCS。このビットは、クワッドカスケードがFCSビットを自動挿入することを可能にするため使用される。これは、CPU230から

のパケットに対してのみ用いられる

ビット8 (W/R) DramWrDis。これは、 セットされた時、CPU230からDRAMへの書込み

を使用不能状態にする。デフォルト=0 ビット9(W/R) SramWrDis。これは、 セットされた時、CPU230から内部SRAMへの書

込みを使用不能状態にする ビット10~12 (W/R) EPSM210アドレス ・デコード。これらビットは、EPSM210のレジス タ・スペースとメモリ・インターフェースをデコードす

ビット13(RO) clklsel

るため用いられる

1=CLK2周波数は1X CLK1周波数である

0=CLK2周波数は2X CLK1周波数である

ビット14~21 (RO) CPUポート番号。CPU

230のポート番号を指示。デフォルト=8'h1c

ビット22~~31 (RO) 予約。常に0として読出 し

EPSMセットアップ・レジスタに対するpcbreg sインターフェース

clklsel(in) clkl1およびclk2が 同じレートであるかどうかを判別するためピンからの入 カ

r_DramWrDis(out) CPU230イン ターフェースに、DRAMへの書込みが使用不能化され ることを知らせる

r_SramWrDis(out) CPU230イン ターフェースに、内部SRAMへの書込みが使用不能化 されることを知らせる r_EPSMAdrDcd(out) この3ビット数は、CPU230バスにおけるアドレス・ビット31: 29と比較される。

EPSMセットアップ・レジスタに対するhcbreg sインターフェース

r_MstrSwEn(out) スイッチがパケット 通信量に対して使用可能化されることをアービタなどに 対して通知

r_TpiInst(out)

r_ExpInst(out)

r_NonULBCMode[1:0](out)

r_ULBCMode[1:0] (out)

r_AIFCS (out)

EPSMセットアップ・レジスタに対するmcbreg sインターフェース

r_DramWrDis(out) DRAM書込みの CPU要求を使用不能

r_SramWrDis(out) 内部SRAM書込 みのCPU要求を使用不能

EPSM改訂レジスタ (オフセット='h40)EP SM210の改訂番号

ビット0~7(RO) EPSM210の改訂番号 ビット8~31(RO) リザーブ(予約)。常に0とし て読出し

EPSM改訂レジスタに対するpcbregsインターフェース

なし。

[0270]

【表28】ポート・セットアップ

ポート速度レジスタ (オフセット='h34)各ポートの速度を含むビット・マップ。1=100MHz;0=10MHz。デフォルト=32'h0f00_000ビット0(W/R) ポート0の速度

ビット1 (W/R) ポート1の速度

.

ビット27 (W/R) ポート27の速度

ビット28~31 (RO) 留保済み。常に0として 読出し

ポート速度レジスタに対するhcbregsインターフェース

r_PortSpd[27:0] (out) HCB4 02ブロックに対するボート速度ビット・マップ

ポート・タイプ・レジスタ (オフセット='h38) 各ポートのタイプを含むビット・マップ。1=TLA N;0=カッドカスケード。デフォルト=32'h0f 00_000

ビット0(W/R) ポート0タイプ ビット1(W/R) ポート1タイプ

:

ビット27(W/R) ポート27タイプ ビット28~31(W/R) 予約。常に0として読出

ボート・タイプ・レジスタに対するmcbregs&hcbregsインターフェース

r_PortType[27:0](out) HCB 402およびMCB404に対するポート・タイプ・ビット・マップ

CPUメモリ要求

CPU230によるメモリ要求は、2つの方法で行うことができる。下記のレジスタが両方法で用いられる; CPU230は、初期レジスタ/FIFOメモリ要求法を用いる時に、レジスタを直接アクセスするのみ。

メモリ要求レジスタ (オフセット='h3c)CPUは、このレジスタにメモリ読出しまたは書込みを要求するよう書込む。この要求された機構は、外部DRAMまたは内部SRAMのいずれかのアクセスのため用いられる。

ビット0~23 (W/R) 転送の開始アドレス[25:2]。SRAMアクセスのためには、ビット23-8が留保されるビット7:0が256の24ビット・ワードをアドレス指定する

ビット24 (W/R) 0=外部DRAMアクセス (即ち、パケット&ハッシュ・メモリ)

1=内部SRAMアクセス(即ち、パケット制御レジスタ)

ビット25 (W/R) 転送長

0=1転送(4バイト)

1=4転送(16バイト)

注:開始アドレス&転送長さは、転送が2Kページ境界 に跨がるようにセットされるべきではない。これを保証 する1つの方法は、全てのデータ構造(ハッシュ・エン トリの如き)が16バイト整合されることを確認するこ とである

ビット26~29(W/R) バイト使用可能[3:0]。(1=表明)部分ワード書込みに有効。また、CASを含まない読出しを行うようセットされたEDOテスト・モードと共に使用される。1より大きい転送長の書込みのため、ByteEnablesは1111でなければならない。これらは、EDOテスト・モードがセットされなければ、読出しは問題外(don't care)である。

ビット30 (W/R) 書込み/読出し。0=読出し、1=書込み

ビット31(W/R) ロックされたページ・ヒット。 別のCPU要求が同じメモリ・ページ内に続くことを示す。DRAMメモリ・アービタはメモリ・システムが別の要求をすることを許容せず、RASはその時のサイクル後に表明されたままとなる。EDOテスト・モードの みにおいて用いられる。リフレッシュを含む他の要求側は、セットされる間はメモリ・アクセスを行わない。SRAMがロックされる間パケット・メモリ通信量入力が停止するので、SRAMアクセスにおいては決して使用すべきでない(ハードウエアのデバギングを除く)。

メモリ要求レジスタに対するmcbregsインターフェース

CpuAdr [25:2] (out) 開始アドレスm emctlおよびmcbsramモジュールをパス CpuBE [3:0] (out) memctlおよび mcbsramモジュールへByteEnablesを パス

CpuLn[1:0] (out) memctlおよび mcbsramへ転送長さをパス (00 1のIn=1 ならば、00; In=4ならば、11)

CpuMemSel(out) 外部DRAM(0)および内部SRAM(1)データ間のmux制御

CpuWr (out) 書込み/読出しビット=1ならば、memctlおよびmcbsramモジュールへアサート

CpuPgHit (out) ロック・ページ・ヒット・ビット=1ならば、memctlおよびmcbsramモジュールヘアサート

CpuReq(out) メモリ要求レジスタが書込まれメモリ選択=0である時、memctlモジュールへアサートCpuAckがアサートされるまで、アサートされたままでなければならない

CpuAck(in) CpuReqが受入れられる時、memctlモジュールからmcbregsヘアサートされる

CpuInternalReq(out) メモリ要求 レジスタが書込まれ、メモリ選択=1である時、mcb sramモジュールヘアサート。CpuInterna lAckがアサートされるまで、アサートされたままで なければならない

CpuInternalAck(in) CpuInternalReqが受信される時、mcbsramモジュールからmcbregsヘアサートされる

注:以下のシーケンスをEDOメモリに対するテストに 用いるべきである:

- 1. EDOテスト・モード・ビットをメモリ制御レジス タにセット
- 2.DWORDを0000hでテスト中のバンクに書込む

3. ロックド・ページ・ヒット・セットおよびバイト使用可能=1111bを持つ同じDWORDを読出す。その後、FPM DRAMがMDをフロートさせる間EDO DRAMがMDをローに保持し、約100ns後にMD[0]におけるプルアップ・レジスタがこの線をハイに引上げる

4. ロックド・ページ・ヒット・ビットがクリヤされ、バイト使用可能=0000bによりDWORDを再び読出す。これは、CASがアサートされない読出しである。MD[0]は、EDO DRAMに対してロー、FPMに対してハイとなる

5. インストールされたメモリの各バンクごとにステップ $1\sim4$ を繰返す。全てのバンクがEDO DRAMを含むだけで、メモリ・タイプがEDO DRAMへセットされる

6. EDOテスト・モード・ビットをクリヤして、メモリ・タイプをセットする。EDOテスト・モードをセットしたままにしてはならない。

[0271]

【表29】混雑ポート

混雑ポート・レジスタ (オフセット='h148)ポートが混雑モードで観察される制御がレジスタに含まれる。デフォルト=32'h0000_0000。このレジスタは、マスタ・スイッチ使用可能(EPSMセットアップ・レジスタ)が否定される時にのみ書込まれるビット0~7(W/R) 混雑モードで観察されるポート番号

ビット8~15(W/R) 受取られつつあるデータが現れるポート

ビット16~23 (W/R) 観察されるポートへ送られるデータが現れるポート

ビット24~31 (W/R) 予約。常に0として読出 し。

[0272]

【表30】高速バス·モニタ

HSB使用セットアップ・レジスタ (オフセット='h54) どのポートがHSB206の使用のためのモニターとなるか制御

デフォルト=32'h0000_000

ビット0~7 (W/R) ポート番号または合計

ビット8~9 (W/R) モード

ビット10~31(RO) 予約。常に0として読出 し

HSB使用レジスタ (オフセット='h58) HS B206の使用は、選択されたポートがHSB206に ある平均時間である。デフォルト=32'h0000_ 0000

ビット0~31(RO) 選択された平均時間ボートは HSB206にある。

[0273]

【表31】クワッドスルー/ストアN前送情報

ソースCT_SNFレジスタ (オフセット='h5 c)ソース・ポートのCT/SnF状態を含むビット・マップ。0=CT;1=SNF デフォルト=32'h0000_000

ビットO(W/R) ポートOソースCT_SNF

ビット1 (W/R) ポート1ソースCT_SNF :

ビット27 (W/R) ポート27ソースCT_SNF ビット28~31 (W/R) 予約。常に0として読出

ソースCT_SNFレジスタに対するhcbregsインターフェース

TblSrcPrt(in) その時のパケット・ソース・ポート。8ビット入力

r_RxPortCtSnf(out) TblSrc Prtに対するCT_SNF状態 1ビット出力 宛先CT_SNFレジスタ (オフセット='h60) 宛先ポートのCT/SnF状態を含むビット・マップ。 0=CT;1=SNF。デフォルト=32'h0000 0000

ビット0(W/R) ポート0宛先CT_SNF ビット1(W/R) ポート1宛先CT_SNF

:

ビット27(W/R) ポート27宛先CT_SNF ビット28~31(RO)予約。常に0として読出し ソースCT_SNFレジスタに対するhcbregsイ ンターフェース

TblDstPrt(in) その時のパケット宛先ポート。8ビット入力

r_TxPortCtSnf (out) TblDstP rtに対するCT_SNF状態。1ビット出力。

【0274】 【表32】調停情報

調停モード・レジスタ (オフセット='h74)調停 モード値を含む。デフォルト=32'h0000_00 00。このレジスタは、マスタ・スイッチ使用可能(E PSMセットアップ・レジスタ)が否定される時にのみ 書込まれる

ビット0~1 (W/R) 調停 (アービタレション) モード

2'b00: 先入れ先サーブ調停モード

2'b01:重み付け優先調停モード

2'b10:ラウンド・ロビン調停モード

2'b11:これも先入れ先サーブ・モード

ビット2~31(RO) 予約。常に0として読出し 調停モード・レジスタに対するhcbregsインター フェース

 $r_ArbMode(out)$ HCB402における 調停モジュールで必要である先に示した2ビット値 調停重み付けレジスタ#1 (オフセット='h64) 重み付け優先調停モードに対するポート0 \sim 7の重み ビット0 \sim 3 (W/R) 重み付け優先モードに対するポート0調停重み

ビット4~7 (W/R) 重み付け優先モードに対する ボート1調停重み

ビット8~11(W/R) 重み付け優先モードに対するポート2調停重み

ビット12~15 (W/R) 重み付け優先モードに対するポート3調停重み

ビット16~19 (W/R) 重み付け優先モードに対するポート4調停重み

ビット20~23 (W/R) 重み付け優先モードに対するポート5調停重み

ビット24~27 (W/R) 重み付け優先モードに対するボート6調停重み

ビット28~31 (W/R) 重み付け優先モードに対 するポート7調停重み

調停重みレジスタ#1に対するhcbregsインター フェース

r_ArbWt0(out) これら4ビットが、重み付け調停モードにおけるポート0に対する重み付けのためHCB402により使用される

r_ArbWt1(out) これら4ビットが、重み付け調停モードにおけるポート1に対する重み付けのためHCB402により使用される

r_ArbWt2(out) これら4ビットが、重み付け調停モードにおけるポート2に対する重み付けのためHCB402により使用される

r_ArbWt3(out) これら4ビットが、重み付け調停モードにおけるポート3に対する重み付けのためHCB402により使用される

r_ArbWt4(out) これら4ビットが、重み付け調停モードにおけるポート4に対する重み付けのためHCB402により使用される

r_ArbWt5(out) これら4ビットが、重み付け調停モードにおけるポート5に対する重み付けのためHCB402により使用される

 $r_ArbWt6(out)$ これら4ビットが、重み付け調停モードにおけるポート6に対する重み付けのためHCB402により使用される

r_ArbWt7(out) これら4ビットが、重み付け調停モードにおけるポート7に対する重み付けのためHCB402により使用される

調停重みレジスタ#2 (オフセット='h6

8) 重み付けされた優先調停モードのためのポート8~ 15に対する重み

ビット0~3 (W/R) 重み付け優先モードのため のポート8調停重み

ビット4~7(W/R) 重み付け優先モードのため のポート9調停重み

ビット8~11 (W/R) 重み付け優先モードのため のポート10調停重み

ビット12~15 (W/R) 重み付け優先モードのため

のポート11調停重み

ビット16~19 (W/R) 重み付け優先モードのため · のポート12調停重み

ビット20~23 (W/R) 重み付け優先モードのため のポート13調停重み

ビット24~27 (W/R) 重み付け優先モードのため のポート14調停重み

ビット28~31 (W/R) 重み付け優先モードのため のポート15調停重み

調停重みレジスタ#2に対するhcbregsインター フェース

r_ArbWt8(out) これら4ビットが、重み付け調停モードにおけるポート8に対する重み付けのためHCB402により使用される

r_ArbWt9(out) これら4ビットが、重み付け調停モードにおけるポート9に対する重みつけのためHCB402により使用される

r_ArbWt10(out)これら4ビットが、重み付け調停モードにおけるポート10に対する重み付けのためHCB402により使用される

r_ArbWt11(out)これら4ビットが、重み付け調停モードにおけるポート11に対する重み付けのためHCB402により使用される

r_ArbWt12(out)これら4ビットが、重み付け調停モードにおけるポート12に対する重みつけのためHCB402により使用される

r_ArbWt13(out)これら4ビットが、重み付け調停モードにおけるポート13に対する重み付けのためHCB402により使用される

r_ArbWt14 (out) これら4ビットが、重み付け調停モードにおけるポート14に対する重み付けのためHCB402により使用される

r_ArbWt15(out)これら4ビットが、重み付け調停モードにおけるポート15に対する重み付けのためHCB402により使用される

調停重みレジスタ#3 (オフセット='h6 c)重み付け優先モードに対するポート16~23の重み

ビット0~3 (W/R) 重み付け優先モードに対するポート16調停重み

ビット4~7(W/R) 重み付け優先モードに対する ポート17調停重み

ビット8~11 (W/R) 重み付け優先モードに対するポート18調停重み

ビット12~15 (W/R) 重み付け優先モードに対するポート19調停重み

ビット $16\sim19$ (W/R) 重み付け優先モードに対するポート20調停重み

ビット20~23 (W/R) 重み付け優先モードに対するポート21調停重み

ビット24~27 (W/R) 重み付け優先モードに対するポート22調停重み

ビット28~31 (W/R) 重み付け優先モードに対するボート23調停重み

調停重みレジスタ#3に対するhcbregsインター フェース

r_ArbWt16(out)これら4ビットが、重み付け調停モードにおけるポート16に対する重み付けのためHCB402により使用される

r_ArbWt17(out)これら4ビットが、重み付け調停モードにおけるポート17に対する重み付けのためHCB402により使用される

r_ArbWt18(out)これら4ビットが、重み付け調停モードにおけるポート18に対する重み付けのためHCB402により使用される

r_ArbWt19(out)これら4ビットが、重み付け調停モードにおけるポート19に対する重み付けのためHCB402により使用される

r_ArbWt20(out)これら4ビットが、重み付け調停モードにおけるポート20に対する重み付けのためHCB402により使用される

r_ArbWt21(out)これら4ビットが、重み付け調停モードにおけるポート21に対する重み付けのためHCB402により使用される

r_ArbWt22(out)これら4ビットが、重み付け調停モードにおけるポート22に対する重み付けのためHCB402により使用される

r_ArbWt23(out)これら4ビットが、重み付け調停モードにおけるポート23に対する重み付けのためHCB402により使用される

調停重みレジスタ#4 (オフセット='h70) 重み付け優先モードに対するポート16~23の重み ビット0~3(W/R) 重み付け優先モードに対する ポート24調停重み

ビット $4\sim7$ (W/R) 重み付け優先モードに対するポート25調停重み

ビット8~11 (W/R) 重み付け優先モードに対するポート26調停重み

ビット12~15 (W/R) 重み付け優先モードに対するポート27調停重み

ビット16~19 (W/R) 重み付け優先モードに対するポート28調停重み

ビット20~31 (RO) 予約。常に0として読出し 調停重みレジスタ#4に対するhcbregsインター フェース

r_ArbWt24(out)これら4ビットが、重み付け調停モードにおけるポート24に対する重み付けのためHCB402により使用される

r_ArbWt25(out)これら4ビットが、重み付け調停モードにおけるボート25に対する重み付けの

ためHCB402により使用される

r_ArbWt26(out)これら4ビットが、重み付け調停モードにおけるポート26に対する重み付けのためHCB402により使用される

r_ArbWt27(out)これら4ビットが、重み付け調停モードにおけるポート27に対する重み付けのためHCB402により使用される

r_ArbWt28(out)これら4ビットが、重み付け調停モードにおけるポート28に対する重み付けのためHCB402により使用される。

[0275]

【表33】HCB402混雑制御

HCB混雑制御 (オフセット='h 78) HCB40 2に対する混雑制御

デフォルト=32'h0000_0000

ビットO(W/R) CT FIFO使用可能。1=C T FIFO使用可能

ビット1 (W/R) 読出し使用可能特別待機状態。1 =待機状態使用可能

ビット2(W/R) クワッドカスケードに対する同時 読出しおよび書込みの使用可能

ビット3 (W/R) QE110 に対する同時読出しおよび書込みの使用可能

ビット4(W/R) 早期アドレス使用可能

ビット5~31(RO) 予約。常に0として読出し。 【0276】

【表34】ポート遮断

ポート遮断 (オフセット='h7c)ポートが遮断されるビット・マップ

デフォルト=32'h0000_0000

ビット $0\sim27$ (W/R) ポート0ないし27に対するビット・マップ

1=ポートが遮断。井

ビット28~31(RO) 予約。常に0として読出

[0277]

【表35】ポート状態セットアップ

1つのポートの状態をセットアップまたは変更するために、2つのレジスタが書込まれなければならない。書込む第1のレジスタは、変更されるポートのビット・マップを含むポート状態ビット・マップ・レジスタである。書込む第2のレジスタは、状態値を含み、2つのポート状態レジスタのプログラミングを開始するプログラム・ボート状態レジスタである。CPUのポート状態は、常に前送中であり、決して変更できない。

ポート状態ビット・マップ・レジスタ (オフセット = 'h90) その状態が変化するポートのビット・マップ。1=当該ポート状態をプログラム・ポート状態レジスタにおける値へ変更

デフォルト=32'h0000_000

```
ビットO(W/R) ポートO。このビットの設定がポ
                                     [1:0]
ート〇の状態の変更を使用可能にする
                                     ピット22~23 (RO) Port_11_st
                                     [1:0]
ビット1(W/R) ポート1。このビットの設定がポ
                                     ピット24~25 (RO) Port_12_st
ート1の状態の変更を使用可能にする
                                     [1:0]
                                     ピット26~27(RO) Port_13_st
                                     [1:0]
ビット27(W/R) ポート27。このビットの設定
がポート27の状態の変更を使用可能にする
                                     \forall y \mid 28 \sim 29 (RO) \quad Port_14\_st
ビット29~31 (RO) 予約。常に0として読出し
                                     [1:0]
プログラム・ポート状態レジスタ (オフセット='h
                                     ピット30~31(RO) Port_15_st
80)ポート状態。CPUが、ポート状態レジスタのプ
                                     [1:0]
                                     ポート状態#2レジスタ (オフセット='h98)ポ
ログラミングを開始する当該レジスタに書込む。当該ポ
                                     ート16ないし28の状態。プログラム・ポート状態レ
ート状態ビット・マップ・レジスタは、「最初に書込ま
                                     ジスタおよびポート状態ビット・マップ・レジスタによ
れねばならない」
                                     りプログラムされる。デフォルト=32'h0300_
デフォルト=32'h0000_000
ビットO~1 (W/R) 状態値。この値は、オフセッ
                                     0000
                                     状態値
                                                  条件
ト30におけるビット・マップに示されるポートに置か
れる
                                     00b
                                                使用不能
                                                 ブロック/リスニング
状態値
              条件
                                     01b
                                                学習
00b
            使用不能
                                     10b
            ブロック/リスニング
                                                前送
01b
                                     11b
                                     ビット0~1 (RO) Port_16_st[1:
10b
            学習
                                     01
            前送
1 1 b
                                     ビット2~3 (RO) Port_17_st[1:
ビット2~31(RO) 予約。常に0として読出し
ポート状態#1レジスタ (オフセット='h94)ポ
                                     0]
                                     \forall y \mid 4 \sim 5 \text{ (RO)} \quad \text{Port} = 18 = \text{st} [1:]
ート0ないし15の状態プログラム・ポート状態レジス
タおよびポート状態ビット・マップ・レジスタによりプ
                                     0]
                                     \forall y \in \{-7, (RO)\} Port_19_st[1:
ログラムされる
デフォルト=32'h0000_0000
                                     0]
                                     ピット8~9 (RO) Port_20_st[1:
状態値
             条件
00b
           使用不能
                                     01
           ブロック/リスニング
01b
                                     ビット10~11(RO) Port_21_st
10b
           学習
                                     [1:0]
11b
           前送
                                     \forall y \vdash 12 \sim 13 (RO) \quad Port_22\_st
\forall y \in 0 \sim 1 \text{ (RO)} \quad \text{Port} = 0 \text{ st} [1:0]
                                     [1:0]
                                     ピット14~15 (RO) Port_23_st
\forall y \in 2 \sim 3 \text{ (RO)} \quad \text{Port} \quad 1 \quad \text{st} [1:0]
\forall y \land 4 \sim 5 (RO) \quad Port \_2 \_st [1:0]
                                     [1:0]
                                     ビット16~17(RO) Port_24_st
ピット6~7(RO) Port_3_st[1:0]
\forall y \mid 8 \sim 9 \text{ (RO)} \quad \text{Port} = 4 \text{ st} [1:0]
                                     [1:0]
                                     ピット18~19(RO) Port_25_st
ビット10~11(RO) Port_5_st[1:
0]
                                     [1:0]
                                     ピット20~21 (RO) Port_26_st
\forall y \vdash 12 \sim 13 (RO) \quad Port_6\_st[1:
0]
                                     [1:0]
                                     ビット22~23(RO) Port_27_st
\forall y \vdash 14 \sim 15 (RO) \quad Port_7\_st[1:
                                     [1:0]
0]
ビット16~17(RO) Port_8_st[1:
                                     \forall y \mid 24 \sim 25 \text{ (RO)} \quad Port_28\_st
                                     [1:0] CPUポートは常に前送(11)
0]
                                     ビット26~31(RO) 予約。常に0として読出し
ビット18~19(RO) Port_9_st[1:
                                     ポート状態セットアップ・レジスタに対するmcbre
0]
ビット20~21(RO) Port_10_st
                                     gsインターフェース
```

SourcePort[7:0](in) mcbha shモジュールからのソース・ポート番号

m_HashDstprt[7:0](in) mcb hashモジュールからの宛先ポート

SrcPrtState [1:0] (out) ソース・ポート・レジスタおよびポート状態レジスタに基くmcbhashに対する組合わせ出力

DstPrtState[1:0](out) m_H ashDstPrtおよびポート状態レジスタに基くm cbhashに対する組合わせ出力。

[0278]

【表36】パケット・メモリ定義

メモリ・セクター情報レジスタ (オフセット='ha 0)パケット・メモリは、固定数のセクターからなる。このレジスタは、セクター・サイズを定義する。2 Kバイトの最小セクター・サイズは、最大パケット(1518バイト+オーバーヘッド)が1つ以上のセクター境界の抵触を行い得ないことを保証する。2 Kバイトの現在唯一つのセクター・サイズがサポートされる。このレジスタは、マスタ・スイッチ使用可能(EPSMセットアップ・レジスタ)が否定される時にのみ書込まれるビット0~1(W/R) セクター・サイズ。2 Kバイトの現在唯一つのセクターがサポートされる

00=2Kバイト(デフォルト)

01=4Kバイト

10=8Kバイト

11 = 16 K K K A A

ビット2~31(RO) 予約。常に0として読出し。 【0279】

【表37】メモリ・バス帯域幅モニタ

メモリ・バス・モニタ制御レジスタ (オフセット='ha8)当該レジスタにより制御される2つの独立バス・モニタがある。モニタ選択ビット(24)は、どのモニタがアクセス中であるかを選択するため用いられる。このビットはまた、メモリ・バス・モニタ閾値レジスタとメモリ使用レジスタとに対するアクセスを制御する。モニタ・ビットは、当該レジスタの高いバイトのみを書込むことにより独立的にセットすることができる

Oh=75ミリ秒 4h=300ミリ秒 8h=予約 Ch=予約

1h=600ミリ秒 5h=2.5秒 9h=予約 Dh=予約

2h=5ミリ秒 6h=20秒 Ah=予約 Eh=予約

3h=40ミリ秒 7h=2.5分 Bh=予約 Fh=予約

デフォルト=0h。フィルタ・モードにおいてのみ適用 ビット20(W/R) カウント/フィルタ・モード。 (デフォルト=0、フィルタ・モード)

○=モニターが、フィルタ・タイムスケールにより定義 されるように低域通過フィルタとして動作

バス使用レジスタの読出しは、フィルタ・モニタにおけ る値に影響を及ぼさない

1=モニタ・カウント・バス・サイクル、しかし、フィ

ビット0~9 (W/R) モニタ・モード [9:0]。 監視されるべきバスの活動状態のタイプを定義 デフォルトは10'h3FF(全てを監視)

CycleType (1つ以上のビットをセット)

ビットO パケット (パケット関連トラフィックを監視 するようセット)

ビット1 ハッシュ (ハッシュ索引トラフィックを監視 するようセット)

ビット2 CPU (メモリに対するCPUアクセスを監視するようセット)

ビット3 リフレッシュ (リフレッシュ・サイクルを監視するようセット)

パケット・タイプ (パケット・ビット (0) がセットされるならば、一方または両方のビットをセットしなければならない)

ビット4 ユニキャスト (既知の個々のアドレス・ード・パケットを監視するようセット)

ビット5 ブロードキャスト (グループ・ビット・セットまたはハッシュ・ミスを持つパケットを監視するようセット)

パケットTx/Rc(パケット・ビット(0)がセット されるならば、一方または両方のビットをセットしなけ ればならない)

ビット6 送信(送信関連トラフィックを監視するようセット)

ビット7 受信(受信関連トラフィックを監視するようセット)

パケット・データ/オーバーヘッド (パケット・ビット (0) がセットされるならば、一方または両方のビットをセットしなければならない)

ビット8 データ (パケット転送のデータ部分をモニタ するようセット)

ビット9 オーバーヘッド (パケット転送の非データ関連部分、即ち、バス調停、パケット・メモリ保守、未使用サイクルをモニタするようセット)

ビット $10\sim15$ (RO) 予約。常に0を読出す ビット $16\sim19$ (RO) フィルタ・タイム・スケール。LPフィルタリングのための略々時定数をセット

ルタ動作は行わない。カウント・モードにある時、読出 し時はバス使用レジスタはクリアされる

ビット21 (W/R) タイマ・モード。カウント・モードにある時のみ適用 (デフォルト=0)

0=モニター・モード・ビットにより定義されるサイクルのみをカウント

1=クロック・サイクルごとにカウンタを増分

ビット22(W/R) バックプレシャ可能化。1=全

てのポートにおけるバックプレシャを使用可能するため 当該モニタからのアラーム使用。デフォルト=0、不使 用可能

ビット23(W/R) ブロードキャスト制御使用可能。1=任意のボートから受信されたブロードキャスト・パケットを捨てるためモニタからのアラームを使用デフォルト=0、不使用可能

ビット24 (W/R) モニタ選択。0=モニタO(デフォルト)

1=モニタ1

ビット25(RO) 予約。常に0を読出し メモリ・バス・モニター閾値/BWレジスタ(オフセット='hac)モニタ選択ビットは、当該レジスタのア クセスに先立ちセットされねばならない

ビット〇~7(W/R) アラーム設定閾値。バス使用がこの値に達するかあるいはこれを越えるならば、アラーム・フラグがセットされ、CPU割込みが生成される。使用可能にされるならば、バックプレシャまたはブロードキャスト制御が適用される(デフォルト=8'h 00)

ビット8~15(W/R) アラーム・クリア閾値。バス 使用が、この値まで低減するかあるいはこれより低減する時、アラーム・フラグがクリアされ、CPU割込みが 生成されるバックプレシャおよびブロードキャストの制 御が解放される(デフォルト=8'h00)

ビット16~23 (RO) ピークBW。最後の読出し以後、最大帯域幅が検出される。読出し時に、クリアされる

ビット $24\sim31$ (RO) その時のBW。バス帯域幅使用フィルタのその時の値。00h値は、0%の使用を表わし、FFhの値は100%の使用を表わす

メモリ・バス使用レジスタ(オフセット='hb0)当該レジスタのアクセスに先立ち、モニタ選択ビットがセットされねばならない

ビット0~31(RO) バス使用[31:0]。メモリ・バス使用カウンタカウント・モードでは、カウンタが最後に始動された後は、この値は使用中のバス・サイクル数のカウントである。読出し時にクリアされる。両方の「バス利用レジスタ」が読出された時、両方のフィルタのカウンタが同時に始動する

フィルタ・モードでは、上位8ビットがカウントBWとして閾値/BWに複写されるので、このレジスタを読出す必要がない。BWに対して8ビットより多くを使用することが望ましければ、最大域幅値が常に32´hFFOO_0000となり、かつ選択されるタイム・スロットに応じて最小値が32´hFFOO_0000と32´h00FF_FFFFの間になることに注意すべきである

フィルタ・モードで読出された時は、クリアされない。 【0280】

【表38】メモリ帯域幅モニターに対するmcbreg sインターフェース

SelectedBandWidth [31:0] (in) 選択されたモニタに対するメモリ・バス利用レジスタ [31:0]。また、ビット24~31が関値/BWレジスタにおけるその時のBWである

SelectedMaxBW[7:0](in) 関値/BWレジスタ・ビット16~23におけるピークBW

Alarm0(in) モニターのに対するア ラーム・フラグ。このフラグがセットされクリアされる 時、mcbregsが割込みBWALARMSETOと BWALARMCLROを生成する

Alarm1(in) モニタ1に対するアラーム・フラグ。このフラグがセットされクリアされる時、mcbregsが割込みBWALARMSET1とBWALARMCLR1を生成する

r_MonMode0[9:0] (out) モニタ 0 に対するモニタ・モード
r_MonMode1[9:0] (out) モニタ 1 に対するモニタ・モード
r_BwScale0[2:0] (out) モニタ 0 に対するフィルタ・タイムスケール

r_BwScale1(2:0) (out) モニタ1に対するフィルタ・タイムスケール

r_CountOnlyO(out) モニタ O に対するカウント/フィルタ・モード

r_CountOnly1(out) モニタ1に対するカウント/フィルタ・モード

r_TimerModeO(out) モニタ O に対するタイマ・モード

r_TimerMode1(out) モニタ1に対するタイマ・モード

r_BackPresOnAlarmO(o) モニタ O に対するバッ クプレシャ使用可能 r_BackPresOnAlarm1(o) モニタ 1 に対するバッ

クプレシャ使用可能

r_BackBcPktsOnAlarmO(o) モニタ O に対するブロードキャスト制御使用可能ビット

r_DropBcPktsOnAlarm1(o) モニタ1に対するブロードキャスト制御使用可能ビット

r_FilterSelect(out) モニタ選択ビット
r_AlarmSet0(7:0) (out) モニタ O に対するアラ
ーム・セット閾値

r_AlarmSet1[7:0] (out) モニタ1 に対するアラ ーム・セット閾値

r_AlarmClr[7:0] (out) モニタ1 に対するアラ ーム・クリア閾値

 ClrBwCtr0(out)
 モニタ 0 に対する利用

 レジスタが読出される時1クロックに対してアサート
 ClrBwCtr1(out)

 モニタ 1 に対する利用

レジスタが読出される時1クロックに対してアサート ClrMaxBWO(out) モニタ O に対する閾値 /BWレジスタが読出される時1クロックに対してアサート

CIrMaxBWO(out) モニタ O に対する閾値 /BWレジスタが読出される時 1 クロックに対してアサート。

[0281]

【表39】 ドロップ・パケット統計

メモリのオーバーフロー、同報オーバーフロー、受信セクター・オーバーフローおよび送信セクター・オーバーフローによりドロップされたパケットがカウントされる。受信セクター・オーバーフローおよび送信セクター・オーバーフローに対するこれらのカウントおよびビット・マップが保持される。これら条件もまた、CPU230に対する割込みを生じる。割込み情報が、MCB割込みソース・レジスタに保持される

ドロップ・パケット・メモリ・オーバーフロー・レジスタ (オフセット= 'hb8)このレジスタは、2つの条件により生じるメモリ・オーバーフローによりドロップされたパケット数を含む。これら条件は、パケットが記憶されている時のハッシュ索引および実際のメモリ・オーバーフロー時に閾値を越えさせられ、これが打切りパケットを生じる

ビット0~31(W/R) メモリ・オーバーフローによりドロップされたパケット数

ドロップ・パケット・ブロードキャスト・オーバーフロー・レジスタ (オフセット=hbc) このレジスタは、ブロードキャスト 閾値オーバーフローによりドロップされたパケット数を含む

ビット0~31(W/R) ブロードキャスト閾値オーバーフローによりドロップされたパケット数

ドロップ・パケット受信セクタ・オーバーフロー・レジスタ (オフセット= 'hd4) このレジスタは、受信セクタ・オーバーフローにより外されたパケット数を保持する

ビット $0\sim31$ (W/R) 受信セクタ・オーバーフローにより外されたパケット数

ドロップ・パケット送信セクタ・オーバーフロー・レジスタ (オフセット= 'hd8) このレジスタは、送信セクタ・オーバーフローにより外されたパケット数を保持する

ビット0~31(W/R) 送信セクタ・オーバーフローにより外されたパケット数

ドロップ・パケット受信セクタ・ビット・マップ・レジスタ (オフセット= 'hdc) このレジスタは、受信セクタ・オーバーフローによりパケットをドロップしたポートのビット・マップを保持する

ビット0~28(W/R) 受信セクタ使用のオーバーフローを通知するポートのビット・マップ

ドロップ・パケット送信セクタ・ビット・マップ・レジスタ (オフセット= ´heO) このレジスタは、送信セクター・オーバーフローによりパケットをドロップしたポートのビット・マップを保持する

ビット0~28 (W/R) 送信セクタ使用のオーバーフローを通知するポートのビット・マップ

ドロップ・パケット統計に対するmcbregsインタ ーフェース

x_RxPktAborted_ メモリ・オーバーフローによりパケットが打切られた時を通知するXCBからストローブ

DropPktStb_MemOF メモリをオーバーフローするのでパケットが外された時を通知するストローブ

DropPktStb_BCOF ブロードキャスト閾値がオーバーフローするのでパケットが打切られた時を 通知するストローブ

DropPktStb_RxOF 受信セクター閾値が オーバーフローするのでパケットがドロップされた時を 通知するストローブ

DropPktStb_TxOF 送信セクタ閾値がオーバーフローするのでパケットがドロップされた時を通知するストローブ。

[0282]

【表40】 ハッシュ・テーブル定義

ハッシュ・テーブル定義レジスタ (オフセット= h c 0) 主要ハッシュ・エントリ・テーブルの基底アドレスおよびサイズを定義。ハッシュ・テーブルの多重コピーがメモリに保持されるならば、EPSM210スイッチを間に持つようにこのレジスタが使用される

ビット0~14(RO) 主要ハッシュならば、テーブ ル基底アドレス[16:2]。常に0

ビット15~23 (RO) 主要ハッシュ・テーブル基底 アドレス [25:17] 常に0

ビット24~25 (W/R) 主要ハッシュ・テーブル・サイズ [1:0]。 (デフォルトは00)

00=キー・サイズ13ビット。テーブル・サイズ1 28Kバイト(8K 16バイト・エントリ)

01=キー・サイズ14ビット。テーブル・サイズ2 56Kバイト(16K 16バイト・エントリ)

(基底アドレス・ビット17が無視され、内部で0に強制される)

10=キー・サイズ15ビット。テーブル・サイズ5 12Kバイト(32K 16バイト・エントリ)

(基底アドレス・ビット18:17が無視され、内部で 0に強制される)

11=キー・サイズ16ビット。テーブル・サイズ1 メガバイト(64K 16バイト・エントリ)

(基底アドレス・ビット19:17が無視され、内部で 0に強制される) ビット26(W/R) ハッシュ・サイクル・ロック。このビットのセッティングが、ハッシュ索引中のメモリ・サイクルをロックさせる。これは、メモリに対するパケット読出しおよび書込み転送を遅らせることを代償に、ハッシュ索引時間を最短化する。デフォルトは0ビット31:27(RO) 予約。常に0として読出しハッシュ・テーブル定義レジスタに対するmcbregsインターフェース

r_HashBaseAdr [25:17] (out) 基底アドレスをmemh ashモジュールへ通過

r_HashKeySize[1:0](out) キー・サイズをmemh ashモジュールへ通過

r_LockHashCycs(out) ロック・ハッシュ・サイクル・ビットがセットされるならば、mcbhashモジュールへアサート

HashLookUpIP(in) ハッシュ索引が進行中でありハッシュ・テーブル定義レジスタに対する書込みが無視されるまで延期されるべきことを表示するためmcbhashモジュールによりアサート。mcbhashが、HashLookUpIPが否定されると任意の立上がりクロック・エッジでレジスタを更新。

[0283]

【表41】ソース・ポート学習

ハッシュ・ソース・ミス・レジスタ・ロー (オフセット=´hcc)ハッシュ・テーブルに付加される新しいソース・アドレスのバイト3:0。これらレジスタがロードされ、ハッシュSAが未知であるか、あるいはボートが変化し、かつソース・ボートが学習不使用にされる時に、割込みが発される。レジスタは、ハッシュ・ソース・ミス・レジスタ・ハイのレジスタが読出されるまでロックされる(ローのレジスタが最初に読出されねばならない)。レジスタがロックされる間遭遇された未知のSAまたはボート変化は否定される。

ビット $0\sim7$ (RO) ハッシュ・テーブルに追加されるべきMACアドレスのバイトO (高次のアドレス・バイト。グループ・ビット=ビットO)

ビット8~15 (RO) ハッシュ・テーブルに追加されるべきMACアドレスのバイト1

ビット16~23 (RO) ハッシュ・テーブルに追加されるべきMACアドレスのバイト2

ビット24~31 (RO) ハッシュ・テーブルに追加されるべきMACアドレスのバイト3

 N_y シュ・ソース・ミス・レジスタ・ハイ (オフセット = $^{\prime}$ h d 0) 新たなソース・アドレスとソース・ポート I Dのバイト5: 4

ビットO~7(RO) ハッシュ・テーブルに追加されるべきMACアドレスのバイト4

ビット8~15(RO)ハッシュ・テーブルに追加されるべきMACアドレスのバイト5

ビット16~23 (RO) ハッシュ・テーブルへ追加さ

れるベきソース・ポートID[7:0]

ビット24~31 (RO) 予約。常に0として読出し 学習不能ポート・レジスタ (オフセット= ´he4) ビット・マップされた学習不能ポート・レジスタ。CP Uには適用しない

ビットO(W/R) ボートO学習不能。1=使用不能。デフォルト=0

ビット1 (W/R) ポート1学習不能。1=使用不能。デフォルト=0

. . .

ビット28 (W/R) ポート28学習不能。1 =使用不能。デフォルト=0

ビット29~31 (W/R) 予約。常に0として読出し ソース・ポート学習に対するmcbregsインターフ ェース

SelectedAdr(47:0)(in) memhashモジュールからのソース・アドレス

SourcePort[47:0](in) memhashモジュールからのソース・ポート

SrcMissStb(in) ハッシュSAミスが生じた時 memhashモジュールによりアサートされ、ソース・ミス・レジスタおよびソース・ポートが妥当する。ハッシュ・ソース・ミス・レジスタに対してゲートとして 使用されるならば、memhashは保持時間を保証する

SrcMissLock(out) 学習不能がポートに対してセットされたかどうかアサートする。これは、ソース・ポート入力と学習不能レジスタに基くmemhashに対する組合せ出力であり、連続的に評価される。memhashはサンプルする時を知る。

[0284]

【表42】ポート・セキュリティ

ソース・ポート・レジスタ (オフセット='he8) ビット・マップされたソース・ポート・レジスタ。(セ キュリティが使用可能にされたポートに対して学習不能 ビットをセットすることも望ましい)

ビットO(W/R) ポートOセキュリティ可能。1 = 使用可能

デフォルト=0

ビット1 (W/R) ポート1セキュリティ可能。1=使用可能

デフォルト=0

. . .

ビット28 (W/R) ポート28セキュリティ使用可能。1=使用可能

デフォルト=0

ビット29~31(RO)予約。常に0として読出し セキュリティ違反レジスタ (オフセット='hf0) ボートによりビット・マップされたセキュリティ違反。 読出し時にクリア。0に初期設定。最初のビットがセッ トされる時割込みが発され、読出される時クリアされる ビット〇(RO) セキュリティ違反ポート〇。1=違 反の発生

ビット1(RO) セキュリティ違反ポート1。1 = 違 反の発生

. . .

ビット28 (RO) セキュリティ違反ポート28。1= 違反の発生

ビット29~31 (RO) 予約。常に0として読出し セキュリティ違反統計レジスタ (オフセット='he c)全てのポートにおける全セキュリティ違反のカウン ト。読出し時にクリア。0に初期設定

ビット0~31 (RO) セキュリティ違反カウント[3 1:0]

ポートセキュリティに対するmcbregsインターフェース

SourcePort(7:0)(in) memhashモジュールからのソース・ポート番号

SecurePort(out) セキュリティ・モードがポート に対してセットされるかどうかアサート。これは、SecurePort入力およびソース・ポート・レジスタ に基くmemhashに対する組合わせ出力であり、連続的に評価される。memhashはサンプルする時を 知る

SecViolationStb(in) セキュリティ違反が表示された ソース・ポートに生じたことを示すストローブ。ソース ・ポートにより示されるセキュリティ違反レジスタに対 してゲートとして用いられるならば、memhashが 保持時間を保証する。

[0285]

【表43】メモリ・コンフィギュレーション

メモリ制御レジスタ (オフセット='hf4)種々の メモリ制御機能。マスタ・スイッチ使用可能(EPSM セットアップ・レジスタ)が否定される時に、このレジ スタのみが書込まれる

ビット0~1(W/R) メモリ・タイプ

00=高速ページ・モードDRAM (デフォルト)

0.1 = EDO DRAM

10=シンクロナスDRAM

11=留保

 E_{y} ト2(W/R) メモリ速度(0=60ns、1=50ns)

デフォルトはOビット3(W/R)

EDOテスト・モード(1 =可能化)。デフォルトは0 ビット4(W/R) ダブル・リンク・モード。デフォルトは0

ビット5(W/R) 使用不能受信ページ・ヒット。デフォルトは0

ビット6(W/R) 使用不能送信ページ・ヒット。デフォルトはO

ビット7~31 (RO)予約。常に0として読出し メモリ制御レジスタに対するmcbregsインターフ ェース

r_MemEDO(out) メモリ・タイプが01ならば、mem ctlモジュールに対してmcbregsによりアサート

r_MemSync(out) メモリ・タイプが10ならば、mem ctlモジュールに対してmcbregsによりアサート

r_Mem50ns(out) メモリ速度ビットが1ならば、mem ctlモジュールに対してmcbregsによりアサート

r_TestForEDO(out) EDOテスト・モードが1ならば、memct1モジュールに対してmcbregsによりアサート

ビット0~1 (W/R) 000000h-03FF FFFhに対するRAS選択(4M)

ビット2~3 (W/R) 040000h-07FF FFFhに対するRAS選択(8M)

ビット4~5 (W/R) 080000h-0BFF FFFhに対するRAS選択(12M)

ビット6~8(W/R) 0C0000h-0FFF FFFhに対するRAS選択(16M)

. . .

ビット30~31 (W/R) 3C00000h-3FF FFFFhに対するRAS選択(64M)

RAS選択は次のようにコード化される。即ち、00= RASO、01=RAS1、0=RAS2、11=RA S3。デフォルトは常に0

メモリRAS選択レジスタに対するmcbregsイン ターフェース

r_RasSelReg[31:0] (out) データをmcbregsからmemctlモジュールへ送る

メモリ・リフレッシュ・カウント・レジスタ (オフセット='hfc)リフレッシュ要求間のCLKサイクル数を定義

ビット $0\sim9$ (W/R) リフレッシュ・カウント [9:0]。リフレッシュ・カウント \times CLK周期は15.625ミリ秒より小さいかこれと等しくなければならない。デフォルトは20.8h。(30nsCLKに対しては、15.60ミリ秒)

ビット10~31(RO)予約。常に0として読出し メモリ・リフレッシュ・カウント・レジスタに対するm cbregsインターフェース

RefReq(out) memctlモジュールに対するリフレッシュ要求ストローブ。memctlが正のエッジにおける要求を検出するので、ストローブは任意の長さでよい。確認は返さない。

[0286]

【表44】 MACアドレス・フィルタリング

CPU230に出入りさせるようパケットを指向するた め、宛先アドレスに基くフィルタリングが行われる。そ の時2つのみに対する要求が存在するが、4つのフィル タが設けられる。その時要求がなくとも、アドレス比較 に「ドント・ケア」を含むマスキングが得られる。1つ がCPU230の個々のアドレスを持ち他が(スパニン グ・ツリーに対する) BPDU多重キャスト・アドレス を持つ2つのフィルタをセットアップすべきである。C PU230でないポートからの受信パケットがフィルタ ・アドレスにヒットするならば、(BCまたはMCであ っても)パケットはCPU230のみへ送られる。CP U230から起生したパケットがフィルタ・アドレス (BPDUアドレス) にヒットするならば、このパケッ トはフィルタ・アドレス・レジスタに指定された宛先ポ ートへ送られる。パケットがフィルタ・アドレスにヒッ トするならば、ハッシュ・テーブルの宛先索引が迂回さ れる

フィルタ制御レジスタ (オフセット='h100) M A C 宛先アドレス・フィルタリングを制御

ビット $0\sim3$ (W/R) フィルタ使用可能アドレス [3:0]。1=対応するアドレス・フィルタ・レジス タ [3:0] に対する個々の宛先アドレス・フィルタリング使用可能。デフォルトは0

ビット4~7 (W/R) アドレス・マスク使用可能 [3:0]。1=アドレス・フィルタ・レジスタ[3:0]がアドレス・フィルタ・マスク・レジスタを持つならば、マスキング使用可能。デフォルトは0

フィルタ・マスク・レジスタ・ロー (オフセット= $^{\prime}$ h104) デフォルト= $^{\prime}$

ビット $0\sim7$ (W/R) MACアドレス・マスクのバイト0 (1=マスク・アドレス・ビット)

ビット8~15 (W/R) MACアドレス・マスクのバイト1 (1=マスク・アドレス・ビット)

ビット $16\sim23$ (W/R) MACアドレス・マスクの バイト2 (1=マスク・アドレス・ビット)

ビット $24\sim31$ (W/R) MACアドレス・マスクの バイト3 (1=マスク・アドレス・ビット)

 E_{y} ト $0\sim7$ (W/R) MACアドレス・マスクのバイト4 (1=マスク・アドレス・ビット)

ビット8~15 (W/R) MACアドレス・マスクのバイト5 (1=マスク・アドレス・ビット)

ビット $16\sim31$ (RO)予約。常に0として読出しフィルタ・アドレス・レジスタ0ロー (オフセット='h10c)

ビット0~7(W/R) 前送されるMACアドレスの バイト0

ビット8 \sim 15 (W/R) 前送されるMACアドレスの バイト1 ビット $16\sim23$ (W/R) 前送されるMACアドレスのバイト2

ビット24~31 (W/R) 前送されるMACアドレスのバイト3

フィルタ・アドレス・レジスタ 0 ハイ (オフセット = ' h 1 1 0)

ビット0~7(W/R) 送られるMACアドレスのバイト4

ビット8~15 (W/R) 送られるMACアドレスの バイト5

ビット16~23 (W/R) 宛先ポート。ソース・ポートがCPU230ならば、MACアドレスがフィールド・アドレスに一致するならば、このフィールドがパケットをどのポートへ送るべきかを指定する。ソース・ポートがCPU230でなければ、このフィールドが無視されて、フィールドMACアドレスに対するヒットがCPU230へ送られる

ビット24~31 (W/R) 予約。常に0として読出しフィルタ・アドレス・レジスタ1ロー (オフセット='h114) 前参照

フィルタ・アドレス・レジスタ1ハイ (オフセット='h118)前参照

フィルタ・アドレス・レジスタ2ロー (オフセット='h11c)前参照

フィルタ・アドレス・レジスタ2ハイ (オフセット='h120)前参照

フィルタ・アドレス・レジスタ3ロー (オフセット='h124)前参照

フィルタ・アドレス・レジスタ3ハイ (オフセット='h128)前参照

<u>アドレス・フィルタリングに対するmcbregsイン</u> ターフェース

SelectedAdr[47: 0](in) memhashモジュールからの宛先アドレス

filterHit(out) フィルタ・アドレス・ヒットが生じるならば、アサートこれは、SelectedAdrおよびフィルタ・レジスタに基くmemhashに対する組合せ出力であり、連続的に評価される。memhashはサンプルする時を知る

FilterPort[7:0] (out) ソース・ポートがCPU230 であれば、FilterPortは、フィルタ・ヒットを生成するフィルタ・レジスタからの宛て先ポート・フィールドに等しい。ソース・ポートがCPU230でなければ、FilterPortは(EPSMセットアップ・レジスタからの)CpuPortに等しい

SourcePort(7:0)(in) memhashモジュールからのソース・ポート番号

SrcPrtIsCpu SourcePort入力がE PSMセットアップ・レジスタにおけるCpuPort 番号と整合するならば、アサートされる。

[0287]

【表45】MCB割込み情報

MCB404には8つの割込みソースがある。割込みソースは、ソースがマスクされなければ、CPU230を割込みさせる。CPU230が割込みされずに割込みソースの情報を得ることを可能にするため、ポーリング機構が使用可能である。割込みソースのマスキングは、割込みをCPU230からブロックさせるが、情報はポーリング・ソース・レジスタから依然として得られる。

MCB割込みソース・レジスタ (オフセット='h12c) CPU230へ送られる割込みのソース。このレジスタは、EPSM210により更新され、割込みがCPU230がこのレジスタを読出す時、内容はクリアされる。ビットにおける1の値は、割込みが生じたことを示す。デフォルト=32'h0000_0000

ビットO(W/R) セキュリティ割込み。セキュリティ違反が生じると、この割込みが生じる

ビット1(W/R) メモリ・オーバーフロー・セット。メモリがパケットで一杯になりオーバーフロー閾値が送られると、この割込みが生じる

ビット2(W/R) メモリ・オーバーフロー・クリア。メモリが空になりオーバーフロー閾値が送られると、この割込みが生じる

ビット3(W/R) セットのブロードキャスト。ブロードキャスト・パケットがメモリを一杯にし、ブロードキャスト関値が送られると、この割込みが生じる

ビット4(W/R) クリアのブロードキャスト。ブロードキャスト・パケットがメモリから空になり、ブロードキャスト関値が送られると、この割込みが生じるビット5(W/R) OFの受取り。ポートがパケットを受取るためのその割付けスペースを越えると、この割込みが生じる

ビット6(W/R) OFの送出。パケットを送信しているボートがその割付けスペースを越えると、この割込みが生じる

ビット7(W/R) Rxパケット打切り。パケットが記憶され始め、メモリが超過すると判定されると、パケットが打切られ、この割込みが生じる

ビット8~31 (RO) 予約。常に0として読出し 割込みソース・レジスタに対するmcbregsインタ ーフェース

割込みマスク・レジスタ (オフセット='h130) CPU230によりマスクされる割込み。任意のビット における1の値は、割込みがマスクされることを示す。 デフォルト=32′h0000_000

ビットO(W/R) セキュリティ割込みに対するマスク

ビット1(W/R) メモリ・オーバーフロー・セット 割込みに対するマスク ビット2 (W/R) メモリ・オーバーフロー・クリア 割込みに対するマスク

ビット3(W/R) 同報OFセット割込みに対するマスク

ビット4 (W/R) 同報OFクリア割込みに対するマ スク

ビット5(W/R) 受信OF割込みに対するマスク ビット6(W/R) 送信OF割込みに対するマスク ビット7(W/R) Rxパケット打切り割込みに対す るマスク

ビット8~31 (W/R) 予約。常に0として読出しポーリング・ソース・レジスタ (オフセット='h134) このレジスタは、マスクされた割込み情報を含み、所望のビットをクリアするため、CPU230が1を書込むことによりクリアされる。これにより、CPU230が割込みの代わりにポーリングすることを許容する。CPUは、代わりにポーリングを欲する任意の割込みソースをマスクしなければならない。

ビットO(W/R) セキュリティ割込み。セキュリティ違反が生じるならば、この割込みが生じる

ビット1(W/R) メモリ・オーバーフロー・セット。メモリがパケットで一杯となりオーバーフロー閾値が送られると、この割込みが生じる

ビット2(W/R) メモリ・オーバーフロー・クリア。メモリが空になりオーバーフロー関値が送られると、この割込みが生じる。

ビット3(W/R) ブロードキャストOFセット。ブロードキャスト・パケットがメモリを一杯にしてブロードキャスト 閾値が送られと、この割込みが生じるビット4(W/R) ブロードキャストOFクリア。ブロードキャスト・パケットがメモリから空になりブロードキャスト 閾値が送られると、この割込みが生じるビット5(W/R) 受取りOF。ボートがパケットを受取るその割付けスペースを越えると、この割込みが生じる

ビット6(W/R) 送信OF。パケットを送出しているポートがその割付けスペースを越えると、この割込みが生じる

ビット7(W/R) Rxパケット打切り。パケットが記憶され始め、メモリが越えられると判定されると、パケットが打切られてこの割込みが生じる

ビット8~31 (W/R)予約。常に0として読出しポーリング・ソース・レジスタに対するmcbregsインターフェース。

[0288]

【表46】<u>バックプレシャ</u>

バックプレシャ使用可能 (オフセット='h138) バックプレシャを使用可能にするビット・マップ ビット0~23(RO) 予約。常に0として読出し ビット24~27(W/R)ビット・マップ ビット28~31 (RO) 予約。常に0として読出 し。

[0289]

【表47】ポート・ボンディング

2組の結合されたポートがある。従って、どのポートが 一緒に結合されるかを通知する2つのレジスタがある。

(註)各レジスタにおける僅かに2ビットがセットされるべきであり、即ち、2つのポートが一緒に結合されるべきである。

結合ポート・セット0 (オフセット='h13c)このビット・マップはどのポートが当該セットにおいて一緒に結合されるかを通知する

ビット0~27 (W/R) セット0に対するビット・マップ

ビット28~31(RO) 予約。常に0として読出し 結合ポート・セット1 (オフセット='h140)こ のビット・マップが、どのポートが当該セットにおいて 一緒に固定されるかを通知する

ビット0~27 (W/R) セット1に対するビット・マップ

ビット28~31 (RO) 予約。常に0として読出し VI.AN

デフォルトVLANレジスタ (オフセット='h144)

【0290】ネットワーク・スイッチに対する多重ポート・ボーリング・システムが複数のネットワーク・ポートに対する受送信状態を決定するための有効なシステムを提供することが判る。ボーリング・ロジックが、1つ照会信号をアサートして複数の送受信状態信号を受取り、これにより多重ポートの状態を一時に受取る。ポーリング・ロジックが、全てのポートの状態を連続的に追跡するように送受信リストを然るべく更新する。このことが、ソース・ポートからのデータを検索する時と伝送のためポートへデータを提供する時とを決定するためリストを検査する調停および制御ロジックを容易にする。

【0291】本出願の好適な実施例について説明してきたが、本発明の変形及び変更が本発明の技術的思想を変更することなく可能であることは、当業者に明らかであるう。

【図面の簡単な説明】

【図1】本発明によるネットワーク・スイッチを含むネットワーク・システムを示す簡略図である。

【図2】図1のネットワーク・スイッチの更に詳細なブロック図である。

【図3】ネットワーク・スイッチのポートを構成する図 2のクワッド・カスケード装置形態を示すブロック図で ある。

【図4】図3に示した特定のクワッド・カスケード装置の信号を示す図である。

【図5】図3のクワッド・カスケード装置のプロセッサ

読出しタイミングを示すタイミング図である。

【図6】図3のクワッド・カスケード装置のプロセッサ 書込みタイミングを示すタイミング図である。

【図7】図3のクワッド・カスケード装置のプロセッサ・バースト読出しアクセスを示すタイミング図である。

【図8】図3の各ポートのバッファ状態照会を示す模範的タイミング図である。

【図9】図2のHSBにおける同時読出し書込みサイクルを示すタイミング図である。

【図10】図2のHSBにおける同時読出し書込みサイクルを実行する手順を示すフロー図である。

【図11】図2のスイッチ・マネージャを示すブロック図である。

【図12】図4のバス・コントローラ・ブロックの更に詳細なブロック図である。

【図13】図5Aのバス・コントローラ・ブロックのメ モリ内のバッファを示す図である。

【図14】図12のバス・コントローラ・ブロック内の 受信ポーリング状態マシンの動作を示す状態図である。

【図15】図12のバス・コントローラ・ブロック内の 受信ポーリング状態マシンの動作を示す状態図である。

【図16】図12のバス・コントローラ・ブロック内の 受信ポーリング状態マシンの動作を示す状態図である。

【図17】図12のバス・コントローラ・ブロック内の 受信ポーリング状態マシンの動作を示す状態図である。

【図18】図12のバス・コントローラ・ブロック内の 受信ポーリング状態マシンの動作を示す状態図である。

【図19】図12のバス・コントローラ・ブロック内の 送信ポーリング状態マシンの動作を示す状態図である。

【図20】図12のバス・コントローラ・ブロック内の 送信ポーリング状態マシンの動作を示す状態図である。

【図21】図12のバス・コントローラ・ブロック内の 送信ポーリング状態マシンの動作を示す状態図である。

【図22】図12のバス・コントローラ・ブロック内の 送信ポーリング状態マシンの動作を示す状態図である。

【図23】図12のバス・コントローラ・ブロック内の 送信ポーリング状態マシンの動作を示す状態図である。

【図24】図11のメモリ・コントローラ・ブロックの 更に詳細なブロック図である。

【図25】図11のプロセッサ・コントローラ・ブロックの更に詳細なブロック図である。

【図26】図11のプロセッサ・コントローラ・ブロックの更に詳細なブロック図である。

【図27】図11のプロセッサ・コントローラ・ブロックの更に詳細なブロック図である。

【図28】図11のプロセッサ・コントローラ・ブロックの更に詳細なブロック図である。

【図29】図11のプロセッサ・コントローラ・ブロックの更に詳細なブロック図である。

【図30】図2のThunderLANポート・インタ

ーフェース(TPI)を示す簡略ブロック図である。

【図31】TPIの更に詳細なブロック図である。

【図32】図2のThunderLAN(TLAN)の 各々の構成と機能とを示すブロック図である。

【図33】任意のTLANにより実行される制御リストの全体フォーマットを示す図である。

【図34】図2のPCIバスと関連するTPIにより使用されるTPI周辺要素相互接続(PCI)構成レジスタの定義を示す図である。

【図35】TPIにより使用されるTPI制御レジスタの定義を示す図である。

【図36】図2のCPUのPCI初期設定動作を示すフロー図である。

【図37】TLANの各々に対する受取り動作を示すフロー図である。

【図38】図2の高速バス(HSB)に跨がる受取りデータ転送動作を示すフロー図である。

【図39】HSBに跨がる伝送データ転送動作を示すフロー図である。

【図40】TLANの各々に対する伝送動作を示すフロー図である。

【図41】図2のメモリの構成を示すブロック図である。

【図42】図2のメモリの構成を示すブロック図である

【図43】図2のメモリの構成を示すブロック図である。

【図44】図2のメモリの構成を示すブロック図であ

る。

【図45】図2のメモリの構成を示すブロック図である。

【図46】図2のメモリの構成を示すブロック図である。

【図47】図2のメモリの構成を示すブロック図である。

【図48】図2のメモリの構成を示すブロック図であ ス

【図49】同報パケットを組込んだ幾つかの伝送パケット・リンクを示すブロック図である。

【図50】図6のスタティック・メモリの構成を示すブロック図である。

【図51】図6のスタティック・メモリの構成を示すブロック図である。


【図52】メモリに対するデータ・パケットの受取りと動作のカットスルーモードにおけるデータ・パケットの送出とのための図2のネットワーク・スイッチの全体動作を示すフロー図である。

【図53】メモリからデータ・パケットを伝送するための図2のネットワーク・スイッチの全体動作を示すフロー図である。


【図54】図2のスイッチ・マネージャのハッシュ索引動作を示すフロー図である。

【図55】図2のメモリにおけるハッシュ・テーブル・エントリを探索するためのハッシュ索引手順を示すフロー図である。


【図1】





【図2】




【図3】














【図9】







【図11】



【図12】



【図13】



【図15】

RXPORTOPOLL IF ((RXNEWCNT+1 != RPCOUNT) || (RXACTCNT+1 != RPCOUNT)), THEN

554

1) IF (IPKT_AVAIL*[0] && IRXPRTMSK[0]), THEN
(IF (WTPRIORITY), THEN RXPORTBUFO = PORTWT[0],
ELSE RXPORTBUFO = RPCOUNT;
RXPRTMSK[0] = 1; RXINCCNTBY[0] = 1);

2) IF (IPKT_AVAIL[1]* && IRXPRTMSK[4]), THEN
(IF (WTPRIORITY), then RXPORTBUF4 = PORTWT[4],
ELSE RXPORTBUF4 = RPCOUNT + RXINCCNTBY[0];
RXPRTMSK[4] = 1; RXINCCNTBY[1] = 1);

8) IF (!PKT_AVAIL[7]* && IRXPRTMSK[25]), THEN (IF (WTPRIORITY), THEN RXPORTBUF28 = PORTWT[28], ELSE RXPORTBUF28 = RPCOUNT + BITSUM(RXINCCNTBY[8:0]);
RXPRTMSR[28] = 1; RXINCCNTBY[7] = 1);

9) RPCOUNT = RPCOUNT + BITSUM(RXINCCNTBY[7:0])

【図16】

RXPORT1POLL IF ((RXNEWCNT+1 I= RPCOUNT) ((RXACTCNT+1 I= RPCOUNT)), THEN

1) IF (IPKT_AVAIL[0]* & !RXPRTMSK[1]), THEN
(IF (WTPRIORITY),
THEN RXPORTBUF1 = PORTWT[1],
ELSE RXPORTBUF1 = RPCOUNT;
RXPRTMSK[1] = 1; RXINCCNTBY[0] = 1);

7) IF (IPKT_AVAIL[6]" && IRXPRTMSK[25]), THEN
(IF (WTPRIORITY),
THEN RXPORTBUF25 = PORTWT[25],
ELSE RXPORTBUF25 =
RPCOUNT + BITSUM(RXINCCNTBY[5:0]);
RXPRTMSK[25] = 1; RXINCCNTBY[6] = 1);

8) (SAME EQUATION 8 AS IN STATE 554); 9) RPCOUNT = RPCOUNT + BITSUM(RXINCCNTBY[5:0])

【図17】

RXPORT2POLL IF ((RXNEWCNT+1 |= RPCOUNT) || (RXACTCNT+1 != RPCOUNT)), THEN

1) IF (!PKT_AVAIL[0]* & IRXPRTMSK[2]), THEN
(IF (WTPRIORITY),
THEN RXPORTBUF2 = PORTWT[2],
ELSE RXPORTBUF2 = RPCOUNT;
RXPRTMSK[2] = 1; RXINCCNTBY[0] = 1);

7) IF (!PKT_AVAIL[6]* && IRXPRTMSK[26]), THEN
(IF (WTPRIORITY),
THEN RXPORTBUF26 = PORTWT[26],
ELSE RXPORTBUF26 = RPCOUNT +
BITSUM(RXINCCNTBY[5:0]);
RXPRTMSK[26] = 1; RXINCCNTBY[6] = 1);

8) (SAME EQUATION 8 AS IN STATE 554); 9) RPCOUNT = RPCOUNT + BITSUM(RXINCCNTBY[6:0]) }

【図18】

RXPORT3POLL IF ((RXNEWCNT+1 != RPCOUNT) || (RXACTCNT+1 != RPCOUNT)), THEN

1) IF (IPKT_AVAILIO)* & RXPRTMSK[3]), THEN (IF (WTPRIORITY).


THEN RXPORTBUF3 = PORTWT[3],
ELSE RXPORTBUF3 = RPCOUNT;
RXPRTMSK[3] = 1; RXINCCNTBY[0] = 1);

7) IF (IPKT_AVAIL[6]" && IRXPRTMSK[27]), THEN
(IF (WTPRIORITY),
THEN RXPORTBUF27 = PORTWT[27],
ELSE RXPORTBUF27 = RPCOUNT +
BITSUM(RXINCCNTBY[5:0]);
RXPRTMSK[27] = 1; RXINCCNTBY[6] = 1);

8) (SAME EQUATION 8 AS IN STATE 554); 9) RPCOUNT = RPCOUNT + BITSUM(RXINCCNTBY[6:0])

【図21】

【図33】



TXPORT1POLL

IF ((TXNEWCNT+1 I= TPCOUNT) ||
(TXCTCNT+1 I= TPCOUNT)), THEN

1) IF (IBUF_AVALL[0]" && (ITXPRTMSK[1] &&
(TXMEMCYC[1] || TXCTACTCYC[1] || TXCTCYC[1]))).

THEN (IF (WTPRIORITY).

THEN TXPORTBUF1 = PORTWT[1]. ELSE TXPORTBUF1 =
TPCOUNT; TXPRTMSK[1] = 1; TXINCCNTBY[0] = 1);

7) IF (IBUF_AVAIL[6]* && (ITXPRTMSK[25] &&
(TXMEMCYC[25] || TXCTACTCYC[25] || TXCTCYC[25])), THEN
(IF (WTPRIORITY), THEN TXPORTBUF25 = PORTWT[25],
ELSE TXPORTBUF25 =
TPCOUNT + BITSUM(TXINCCNTBY[6:0]);
TXPRTMSK[25] = 1; TXINCCNTBY[6] = 1);


8) (SAME EQUATION 8 AS IN STATE 564); 9) TPCOUNT = TPCOUNT + BITSUM(TXINCCNTBY[8:0])

556

560

(E) x

【図19】



【図22】

TXPORT2POLL IF ((TXNEWCNT+1 != TPCOUNT) || (TXCTCNT+1 != TPCOUNT)), THEN 568 1) IF (!BUF_AVAIL[0]* && (ITXPRTMSK[2] &&
(TXMEMCYC[2] || TXCTACTCYC[2] || TXCTCYC[2]))),
THEN(IF (WTPRIORITY),
THEN TXPORTBUF2 = PORTWT[2],
ELSE TXPORTBUF2 = TPCOUNT;
TXPRTMSK[2] = 1; TXINCCNTBY[0] = 1); 7) IF ('BUF_AVAIL[6]' && (ITXPRTMSK[26] && (TXMEMCYC[26] || TXCTCYC[26] || TXCTCYC[26] || TXCTCYC[26]))), THEN (IF (WTPRIORITY). THEN TXPORTBUF26 = PORTWT[26], ELSE TXPORTBUF26 = TPCOUNT + 9ITSUM(TXINCCNTBY[5:0]); TXPRTMSK[26] = 1; TXINCCNTBY[8] = 1); 8) (SAME EQUATION 8 AS IN STATE 564); 9) TPCOUNT = TPCOUNT + BITSUM(TXINCCNTBY[6:0])

【図20】

TXPORTOPOLL

IF ((TXNEWCNT+1 I= TPCOUNT)

II (TXCTCNT+1 I= TPCOUNT)), THEN 1) IF (IBUF_AVAIL*[0] && (ITXPRTMSK[0] && (TXMEMCYC[0] || TXCTACTCYC[0] || TXCTCYC[0])), THEN (IF (WTPRIORITY), THEN TXPORTBUFO = PORTWT[0], ELSE TXPORTBUFO = TPCOUNT:

ELSE TXPORTBUF0 = TPCOUNT:

TXPRTMSK[0] = 1; TXINCCNTBY[0] = 1);

2) IF (IBUF_AVAIL[1]* && (ITXPRTMSK[4] &&

(TXMEMCYC[4] || TXCTACTCYC[4] || TXCTCYC[4]))), THEN

(IF (WTPRIORITY), THEN TXPORTBUF4 = PORTWT[4],

ELSE TXPORTBUF4 = TPCOUNT + TXINCCNTBY[0];

TXPRTMSK[4] = 1; TXINCCNTBY[1] = 1);

8) IF (IBUF_AVAIL[7]* && (ITXPRTMSK[28] &&
(TXMEMCYC[28] || TXCTACTCYC[28] || TXCTCYC[28]))), THEN
(IF (WTPRIORITY), THEN TXPORTBUF28 = PORTWT[28],
ELSE TXPORTBUF28 = TPCOUNT +
BITSUM(TXINCCNTBY[8:0]);
TXPRTMSK[28] = 1; TXINCCNTBY[7] = 1);
9) TPCOUNT = TPCOUNT +
DISCUMCTMICCONTBY[7] BITSUM(TXINCCNTBY[7:0])

【図23】


TXPORT3POLL IF ((TXNEWCNT+1 I= TPCOUNT) || (TXCTCNT+1 I= TPCOUNT)), THEN


1) IF (IBUF_AVAIL[0]* && (ITXPRTMSK[3] &&
(TXMEMCYC[3] || TXCTACTCYC[3] || TXCTCYC[3]))), THEN
(IF (WTPRIORITY),
THEN TXPORTBUF3 = PORTWT[3],
ELSE TXPORTBUF3 = TPCOUNT;
TXPRTMSK[3] = 1; TXINCCNTBY[0] = 1);


7) IF (IBUF_AVAIL[6]* && (ITXPRTMSK[27] &&
(TXMEMCYC[27] || TXCTACTCYC[27] || TXCTCYC[27]))).
THEN (IF (WTPRIORITY),
THEN TXPORTBUF27 = PORTWT[27],
ELSE TXPORTBUF27 = TPCOUNT +
BITSUM(TXINCCNTBY[5:0]);
TXPRTMSK[27] = 1; TXINCCNTBY[6] = 1);

8) (SAME EQUATION 8 AS IN STATE 564); 9) TPCOUNT = TPCOUNT + BITSUM(TXINCCNTBY[6:0])


670









【図31】




【図32】



【図34】




【図35】



846

【図45】

	914		
	RSVD		
	RSVD		
NEXT:	パイト 7-4		
RSVD RSVD	SECSOURCE SECPKTONT	バイト3-0	



NEXTTXLINK A31:4,00, NEXT PKTSNF, NEXTPKTBC


DESPTORT SOURCEPORT MIDPKTCT, PKTLENGTH

RSVD

バイト 11-8

バイト 7-4

パイト 3-0




【図42】

 チェーン・エントリ(16パイト)	256
チェーン(ゼ/ッシュ・エントリ 8Kエントリー 128K/イト	99
 チェーン・エントリ(16/1/ト)	
チェーン・エントリ (16バイト)	128K
ハッシュ・エントリ 8191 (16パイト)	
一次ハッシュ・エントリ 8Kロケーション - 128K/イト	90)
 ハッシュ・エントリ 1(16/分ト)	
 ハッシュ・エントリ 2(16/イト)	0


【図43】

910~

)	
リンク A31-24	リンク A23-16	リンク A15-8	リンク A7-4,0000	/// F-
VLAN MYH 3	VLAN /11 2	VLAN /Y/F 1	VLAN /HF 0	MAN B-
コントロール / AGE	ポート番号	アドレス・ノイト 5	アドレス・バイト 4	15th 7-
アドレス・ハイト 3	アドレス・バイト 2	アドレス・バイト 1	アドレス・バイト 0	151h 3-




【図47】




【図51】

1108	パイト3 パイト2	パイト1 パイト0			
\	NEXTFREESECPTR[31:11], RSVD[10:0]				
	LASTFREESECPTR[31:11], RSVD[10:0]				
	FREESECTHRESHOLD[15:0]	FREESECCNT[15:0]	07CH		
	BC_PKTTHRESHOLD[15:0]	BC_PKTCNT[15:0]	OF4H		


【図48】




【図49】




【図50】




【図52】



【図53】



【図54】



フロントページの続き

(71)出願人 591030868

20555 State Highway 249, Houston, Texas 77070, United States o f America

(72)発明者 ロジャー・リッチャー

アメリカ合衆国テキサス州77379, スプリ ング, ドーマー・ドライブ 8327

(72) 発明者 マイケル・エル・ウィットコウスキー アメリカ合衆国テキサス州77375, トムボ

ール,エイヴンプレイス・ロード 16223

(72) 発明者 ゲイリー・ビー・コズアー アメリカ合衆国テキサス州77388, スプリ ング、フォーレスト・エルムズ・ドライブ 18406

(72) 発明者 パトリシア・イー・ハレスキー アメリカ合衆国テキサス州77070, ヒュー

ストン,ケイン・クリーク・コート 16106

(72) 発明者 ウィリアム・ジェイ・ウォーカー アメリカ合衆国テキサス州77070, ヒュー

ストン, ミルズ・リバー 13154

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.